數(shù)字電子設(shè)計(jì)課程設(shè)計(jì)4

1、<p><b>　　課程設(shè)計(jì)任務(wù)書(shū)</b></p><p>　學(xué)院信息科學(xué)與技術(shù)專(zhuān)業(yè)自動(dòng)化</p><p>　學(xué)生姓名學(xué)號(hào)</p><p>　設(shè)計(jì)題目數(shù)字電子設(shè)計(jì)題目：三位二進(jìn)制同步計(jì)數(shù)器（無(wú)效態(tài)000 100）和串行序列發(fā)生電路設(shè)計(jì)（檢測(cè)序號(hào)0100）模擬電子設(shè)計(jì)題目模擬信號(hào)運(yùn)算電路</p><p>　內(nèi)容及

2、要求：數(shù)字電子部分由所給的約束項(xiàng)，列寫(xiě)時(shí)序圖，并畫(huà)出各個(gè)觸發(fā)器的次態(tài)的卡諾圖，并由此生成驅(qū)動(dòng)方程。檢查電路設(shè)計(jì)能否自起，并做相應(yīng)的修改。由給出的所要檢測(cè)的序列信號(hào)畫(huà)出原始裝態(tài)圖，由此畫(huà)出各次態(tài)的卡諾圖，求出驅(qū)動(dòng)方程。檢查電路設(shè)計(jì)能否自起，并做相應(yīng)的修改。在multisim環(huán)境下仿真設(shè)計(jì)電路并分析結(jié)果。采用multisim 仿真軟件建立各設(shè)計(jì)電路模型；對(duì)電路進(jìn)行理論分析、計(jì)算；在multisim環(huán)境下分析仿真結(jié)果，并與之前的理論計(jì)算值進(jìn)行

3、比較，給出仿真波形圖。模擬電子部分(1)采用multisim 仿真軟件建立電路模型；(2)對(duì)電路進(jìn)行理論分析、計(jì)算；(3)在multisim環(huán)境下分析仿真結(jié)果，給出仿真波形圖。進(jìn)度安排：第一周：數(shù)字電子設(shè)計(jì)第1天：布置課程設(shè)計(jì)題目及任務(wù)。查找文獻(xiàn)、資料，確立設(shè)計(jì)方案。第2~3天：1. 熟悉JK觸發(fā)器的原理及其工作狀態(tài)，熟練掌握各邏輯門(mén)電路的接法。第4天：1. 畫(huà)出時(shí)序圖，列出真值表，畫(huà)出各次態(tài)的卡諾圖，并由此列寫(xiě)出各個(gè)觸發(fā)器引腳的驅(qū)動(dòng)方

4、程。2. 由驅(qū)動(dòng)方程在數(shù)字實(shí)驗(yàn)系統(tǒng)上搭建電路，觀(guān)察并分析結(jié)果。第5天：1. 課程設(shè)計(jì)結(jié)果驗(yàn)收。2. 針對(duì)課程設(shè)計(jì)題</p><p>　指導(dǎo)教師（簽字）：年 月 日分院院長(zhǎng)（簽字）：年 月 日</p><p><b>　　目錄</b></p><p>　　1 數(shù)字電子設(shè)計(jì)部分1</p><p&

5、gt;　　1.1程序設(shè)計(jì)的目的與作用1</p><p>　　1.2課程設(shè)計(jì)的任務(wù)1</p><p>　　1.3 三位同步二進(jìn)制加法器和串行序列發(fā)生電路設(shè)計(jì)1</p><p>　　1.3.1三位二進(jìn)制同步加法器設(shè)計(jì)電路的理論分析1</p><p>　　1.3.2串行序列發(fā)生電路設(shè)計(jì)8</p><p>　　1.4

6、設(shè)計(jì)總結(jié)和體會(huì)13</p><p>　　1.5參考文獻(xiàn)13</p><p>　　2 模擬電子設(shè)計(jì)部分14</p><p>　　2.1設(shè)計(jì)課程的目的與作用14</p><p>　　2.2 設(shè)計(jì)任務(wù)、及所用multisim軟件環(huán)境介紹14</p><p>　　2.3 電路模型的建立14</p>&

7、lt;p>　　2.3.1比例運(yùn)算電路Multisim仿真14</p><p>　　2.3.2三運(yùn)放數(shù)據(jù)放大器Multisim仿真16</p><p>　　2.3.3求和電路Multisim仿真16</p><p>　　2.3.4積分電路Multisim仿真17</p><p>　　2.4 理論分析及計(jì)算17</p>

8、<p>　　2.4.1比例運(yùn)算電路的設(shè)計(jì)分析17</p><p>　　2.4.2三運(yùn)放數(shù)據(jù)放大器的設(shè)計(jì)分析19</p><p>　　2.4.3求和電路的設(shè)計(jì)分析19</p><p>　　2.4.4積分電路的設(shè)計(jì)分析19</p><p>　　2.5 仿真結(jié)果分析20</p><p>　　2.5.1

9、比例運(yùn)算電路的Multisim結(jié)果仿真分析20</p><p>　　2.5.2、三運(yùn)放數(shù)據(jù)放大器的Multisim結(jié)果仿真分析21</p><p>　　2.5.3求和電路的Multisim結(jié)果仿真分析23</p><p>　　2.5.4積分電路的Multisim結(jié)果仿真分析23</p><p>　　2.6設(shè)計(jì)總結(jié)和體會(huì)24</

10、p><p>　　2.7 參考文獻(xiàn)24</p><p>　　1 數(shù)字電子設(shè)計(jì)部分</p><p>　　1.1程序設(shè)計(jì)的目的與作用</p><p>　　1.1.1了解同步計(jì)數(shù)器和串行序列發(fā)生電路設(shè)計(jì)的原理和邏輯功能。</p><p>　　1.1.2掌握同步計(jì)數(shù)器和串行序列發(fā)生電路的分析、設(shè)計(jì)方法及應(yīng)用。</p>

11、<p>　　1.2課程設(shè)計(jì)的任務(wù)</p><p>　　1.2.1三位二進(jìn)制同步計(jì)數(shù)器</p><p>　　1.2.2串行序列發(fā)生電路設(shè)計(jì)</p><p>　　1.3 三位同步二進(jìn)制加法器和串行序列發(fā)生電路設(shè)計(jì)</p><p>　　1.3.1三位二進(jìn)制同步加法器設(shè)計(jì)電路的理論分析</p><p>　?。?）因

12、為無(wú)效態(tài)是000，100畫(huà)出狀態(tài)圖如下：</p><p>　　001 010 011 101 110 111</p><p>　?。?）畫(huà)時(shí)序圖如下：</p><p><b>　　CP</b></p><p><b>　　Q0</b&g

13、t;</p><p><b>　　Q1</b></p><p><b>　　Q2</b></p><p>　?。?）選擇觸發(fā)器，求時(shí)鐘方程和狀態(tài)方程</p><p><b>　　選擇觸發(fā)器</b></p><p>　　由于JK觸發(fā)器功能齊全、使用靈活，在

14、這里選用3個(gè)CP下降沿觸發(fā)的邊沿JK觸發(fā)器。</p><p><b>　　求時(shí)鐘方程</b></p><p><b>　　采用同步方案，故取</b></p><p>　　CP0=CP1=CP2=CP</p><p>　　CP是整個(gè)要設(shè)計(jì)的時(shí)序電路的輸入時(shí)鐘脈沖。</p><p&g

15、t;<b>　　求狀態(tài)方程</b></p><p>　　由狀態(tài)圖可直接畫(huà)出電路Q(chēng)2n+1Q1n+1Q0n+1的卡諾圖。在分解開(kāi)便可以得到Q2n+1、Q1n+1、Q0n+1的卡諾圖如下：</p><p><b>　　Q1nQ0n</b></p><p>　　Q2n 00 01 11

16、10</p><p>　　次態(tài)Q2n+1Q1n+1Q0n+1的卡諾圖</p><p><b>　　Q1nQ0n</b></p><p>　　Q2n 00 01 11 10</p><p>　?。╝） Q2n+1的卡諾圖 </p><p><b>

17、　　Q1nQ0n</b></p><p>　　Q2n 00 01 11 10</p><p><b>　　（</b></p><p>　?。╞） Q1n+1的卡諾圖 </p><p><b>　　Q1nQ0n</b></p><

18、;p>　　Q2n 00 01 11 10</p><p>　?。╟） Q0n+1的卡諾圖</p><p>　　顯然由Q2n+1、Q1n+1、Q0n+1的卡諾圖便可很容易的得到</p><p><b>　　Q2n+1= ++</b></p><p><b>　　Q1

19、n+1=+</b></p><p><b>　　Q0n+1=+</b></p><p><b>　?。?）求驅(qū)動(dòng)方程</b></p><p>　　JK觸發(fā)器的特性方程為 </p><p><b>　　Qn+1= J+</b></p><p>

20、　　變換狀態(tài)方程，使之與JK觸發(fā)器的特性方程形式一致</p><p>　　Q2n+1=++ =+（+)</p><p><b>　　=+ </b></p><p>　　Q1n+1=+=+(+)=+ </p><p>　　Q0n+1=+=+(+)=+</p><p>　　比較特征方程求驅(qū)動(dòng)方程&l

21、t;/p><p>　　因Q2n+1=J2+ K2=+</p><p><b>　　故 J2=K2=</b></p><p>　　因Q1n+1=J1+ K1=+ </p><p>　　故 J1=1 K1=</p><p>　　因Q0n+1=J0+K0=+</p><p>　　

22、故 J0=1 K0=</p><p>　　(4)檢測(cè)電路是否能自啟動(dòng)</p><p>　　將無(wú)效狀態(tài)000,100代入到Y(jié)、Q2n+1、Q1n+1、Q0n+1進(jìn)行計(jì)算，結(jié)果所設(shè)計(jì)的方程能夠自啟動(dòng)。</p><p>　　（5）在multisim環(huán)境下仿真設(shè)計(jì)電路并分析結(jié)果。采用multisim 仿真軟件建立設(shè)計(jì)電路模型；</p><p>　　

23、1.3.1三位二進(jìn)制同步計(jì)數(shù)器</p><p>　?。?）對(duì)電路進(jìn)行理論分析、計(jì)算在multisim環(huán)境下分析仿真結(jié)果。</p><p>　　1.3.2輸出狀態(tài)為001</p><p>　　1.3.3輸出狀態(tài)為010</p><p>　　1.3.4輸出狀態(tài)為011</p><p>　　1.3.5輸出狀態(tài)為101<

24、/p><p>　　1.3.6輸出狀態(tài)為110</p><p>　　1.3.7輸出狀態(tài)為111</p><p>　　1.3.2串行序列發(fā)生電路設(shè)計(jì)</p><p>　?。?）進(jìn)行邏輯抽象，建立狀態(tài)圖，檢測(cè)序號(hào)為0100</p><p>　　0/0 0/0</p><p>　　S

25、0 (0) 0/0 S1 (01) 1/0 S2 (10) 0/0 S3(11)</p><p>　　1/0 1/0 </p><p><b>　　0/1</b></p><p>　?。?）選擇觸發(fā)器，求時(shí)鐘方程、輸出方程和狀態(tài)方程</p><p

26、>　　選擇2個(gè)CP上升沿觸發(fā)的邊沿JK觸發(fā)器。</p><p><b>　　求時(shí)鐘方程</b></p><p><b>　　采用同步方案，即取</b></p><p>　　CP0=CP1=CP</p><p><b>　　求輸出方程</b></p><

27、p>　　根據(jù)狀態(tài)圖， 畫(huà)出輸出信號(hào)Y的卡諾圖。</p><p><b>　　Q1nQ0n</b></p><p>　　X 00 01 11 10</p><p><b>　　Y的卡諾圖 </b></p><p><b>　　有圖得

28、</b></p><p><b>　　Y= </b></p><p>　　求狀態(tài)方程：按狀態(tài)圖的規(guī)定，可畫(huà)出電路的次態(tài)的卡諾圖和觸發(fā)器次態(tài)的卡諾圖。</p><p><b>　　Q1nQ0n</b></p><p>　　X 00 01 11 10

29、</p><p><b>　　電路次態(tài)的卡諾圖 </b></p><p><b>　　Q1nQ0n</b></p><p>　　X 00 01 11 10</p><p>　?。╝） Q1n+1的卡諾圖 </p><p><b&g

30、t;　　Q1nQ0n</b></p><p>　　X 00 01 11 10</p><p>　　(b)Q0n+1的卡諾圖</p><p>　　Q1n+1=X+ </p><p>　　Q0n+1= + </p><p><b>　　(3)求驅(qū)動(dòng)方程<

31、;/b></p><p>　　JK觸發(fā)器的特征方程為</p><p><b>　　Qn+1= J+</b></p><p>　　變換狀態(tài)方程，使之形式與特征方程相同與特征方程比較，可得</p><p>　　Q1n+1=X+X =X +</p><p>　　J1= X K1=</p

32、><p>　　Q0n+1= + = + </p><p><b>　　J0= X K0=</b></p><p>　?。?）檢查所設(shè)計(jì)的電路是否能夠自啟動(dòng) </p><p>　　將電路無(wú)效態(tài)0100代入輸出方程Y和狀態(tài)方程Q1n+1、Q0n+1進(jìn)行計(jì)算，結(jié)果可見(jiàn)，設(shè)計(jì)的電路能夠自啟動(dòng)。</p><p&

33、gt;　?。?）在multisim環(huán)境下仿真設(shè)計(jì)電路并分析結(jié)果。采用multisim 仿真軟件建立設(shè)計(jì)電路模型；</p><p>　　1.3.8串行序列發(fā)生電路設(shè)計(jì)</p><p>　　(7)電路進(jìn)行理論分析、計(jì)算,在multisim環(huán)境下分析仿真結(jié)果。</p><p>　　1.3.9當(dāng)X置0時(shí)</p><p>　　1.3.10當(dāng)X置0時(shí)接到

34、脈沖后</p><p>　　1.3.11當(dāng)X置1時(shí)</p><p>　　1.3.12當(dāng)再次置0</p><p>　　1.4設(shè)計(jì)總結(jié)和體會(huì)</p><p>　　通過(guò)對(duì)三位二進(jìn)制同步計(jì)數(shù)器和串行序列發(fā)生電路設(shè)計(jì)，了解了同步計(jì)數(shù)器和串行序列發(fā)生電路設(shè)計(jì)的原理和邏輯功能。再通過(guò)Multisim仿真電路，分析其結(jié)果，更深入的了解了設(shè)計(jì)電路的的設(shè)計(jì)意義。

35、</p><p><b>　　1.5參考文獻(xiàn)</b></p><p>　　數(shù)字電子技術(shù)基礎(chǔ)簡(jiǎn)明教程（清華大學(xué)電子學(xué)教研組）</p><p><b>　　余孟嘗 主編</b></p><p>　　2 模擬電子設(shè)計(jì)部分</p><p>　　2.1設(shè)計(jì)課程的目的與作用</p

36、><p>　　2.1.1掌握集成運(yùn)算放大器組成比例、求和電路的特點(diǎn)及性能。</p><p>　　2.1.2學(xué)會(huì)用上述電路的測(cè)試和分析方法。</p><p>　　2.2 設(shè)計(jì)任務(wù)、及所用multisim軟件環(huán)境介紹</p><p>　　2.2.1比例運(yùn)算電路Multisim仿真</p><p>　　2.2.2三運(yùn)放數(shù)據(jù)放大器

37、Multisim仿真</p><p>　　2.2.3求和電路Multisim仿真</p><p>　　2.2.4積分電路Multisim仿真</p><p>　　2.3 電路模型的建立</p><p>　　2.3.1比例運(yùn)算電路Multisim仿真</p><p><b>　　(a)反響輸入</b>

38、;</p><p><b>　　（b）同相輸入</b></p><p><b>　?。╟）差分輸入</b></p><p>　　2.3.2三運(yùn)放數(shù)據(jù)放大器Multisim仿真</p><p>　　三運(yùn)放數(shù)據(jù)放大器仿真電路</p><p>　　2.3.3求和電路Multisim

39、仿真</p><p><b>　　求和電路仿真電路</b></p><p>　　2.3.4積分電路Multisim仿真</p><p><b>　　積分電路仿真</b></p><p>　　2.4 理論分析及計(jì)算</p><p>　　2.4.1比例運(yùn)算電路的設(shè)計(jì)分析</

40、p><p>　　在Multisim中分別構(gòu)建反響輸入、同相輸入和差分輸入比例運(yùn)算電路如a、b、c所示。</p><p>　　分別在三鐘比例運(yùn)算的輸入端加上直流電壓ui(或uii和ui2),利用虛擬儀表測(cè)量電路的輸出電壓u01.反相比例運(yùn)算電路</p><p>　　1. 反相比例運(yùn)算電路</p><p>　　反響比例運(yùn)算電路輸入電壓U1經(jīng)電阻R1接

41、到集成運(yùn)放的反響輸入端，運(yùn)放的同相輸入端經(jīng)電阻R2接地。輸出電壓UO經(jīng)反饋電阻引回到反響輸入端。</p><p>　　集成運(yùn)放的反響輸入端和同相輸入端，實(shí)際上是運(yùn)放內(nèi)部輸入級(jí)兩個(gè)差分對(duì)管的基極。為使差分放大電路的參數(shù)保持對(duì)稱(chēng)，應(yīng)使兩個(gè)差分對(duì)管基極對(duì)地的電阻盡量一致，以免靜態(tài)基流流過(guò)這兩個(gè)電阻時(shí)，在運(yùn)放輸入端產(chǎn)生附加偏差電壓。因此R2的阻值為</p><p><b>　　R2=R1

42、//RF</b></p><p>　　經(jīng)分析可知，反相比例運(yùn)算電路中反饋的組態(tài)是電壓并聯(lián)負(fù)反饋。由于集成運(yùn)放的開(kāi)環(huán)差模增益很高，因此容易滿(mǎn)足深度反饋的條件，故可認(rèn)為集成運(yùn)放工作在線(xiàn)性區(qū)。所以，可以利用理想運(yùn)放工作在線(xiàn)性區(qū)時(shí)“虛短”和“虛斷”的特點(diǎn)來(lái)分析反相比例運(yùn)算的輸出輸入關(guān)系。</p><p>　　由于“虛斷”，故i+=0,即R2上沒(méi)有壓降，則U+=0.又因“虛短”，可得&l

43、t;/p><p><b>　　u-=u+=0</b></p><p>　　上式說(shuō)明在反相比例運(yùn)算電路中，集成運(yùn)放的反相輸入端與同相輸入端兩點(diǎn)的電位不僅相等，而且均等于零，如同該兩點(diǎn)接地一樣，這種現(xiàn)象稱(chēng)為“虛地”?！疤摰亍笔欠聪啾壤\(yùn)算電路的一個(gè)重要特點(diǎn)。</p><p>　　由于i-=0,則由圖可見(jiàn)</p><p><

44、b>　　Ii=if</b></p><p>　　即 （ui－u-）/R1=(u-－u0)/RF</p><p>　　上式中u-=0,由于可求得反相比例運(yùn)算電路的輸出電壓與輸入電壓的關(guān)系為</p><p>　　U0=－RFU1/R1</p><p>　　2.同相比例運(yùn)算電路</p><p&

45、gt;　　同相比例運(yùn)算電路中，輸入電壓u1通過(guò)R2接至同相輸入端，但是，為保證引入的是負(fù)反饋，輸出電壓u0通過(guò)RF仍接到反相輸入端，同時(shí)，反相輸入端通過(guò)R1接地。</p><p>　　為了使集成運(yùn)放反相輸入端與同相輸入端對(duì)地的電阻一致，R2的阻值仍應(yīng)滿(mǎn)足以下關(guān)系：</p><p><b>　　R2=R1//RF</b></p><p>　　同相

46、比例運(yùn)算電路中反饋的組態(tài)為電壓串聯(lián)負(fù)反饋，同樣可以利用理想運(yùn)放工作在線(xiàn)性區(qū)時(shí)的兩個(gè)特點(diǎn)來(lái)分析輸出輸入關(guān)系。</p><p>　　根據(jù)“虛短”和“虛斷”的特點(diǎn)可知，i-=i+=0,故</p><p>　　u-=R1u0/(R1+RF)</p><p>　　而且u-=u+=u1</p><p><b>　　由以上二式可得</b&g

47、t;</p><p>　　R1U0/(R1+RF)=U1</p><p>　　則同相比例運(yùn)算電路的輸出輸入關(guān)系為</p><p>　　U0=(1+RF/R1)u1</p><p>　　3.差分比例運(yùn)算電路</p><p>　　差分比例運(yùn)算電路，兩個(gè)輸入電壓u11和u12各自通過(guò)電阻R1和R2分別加在集成運(yùn)放的輸入端和同

48、相輸入端。另外，從輸出端通過(guò)反饋電阻RF接回到反相輸入端。為了保證運(yùn)放兩個(gè)輸入端對(duì)地的電阻平衡，同時(shí)為了避免降低共模抑制比，通常要求</p><p>　　R1=R2 RF=R’</p><p>　　在理想條件下，由于“虛斷”，i+=i-=0,利用疊加定理可求得反相輸入端得電位為</p><p>　　u-=RFu11/(R1+RF)+R1u0/(R1+RF)<

49、/p><p><b>　　同相輸入端的電位為</b></p><p>　　U+=R1u12/(R2+R1)</p><p>　　因?yàn)椤疤摱獭?，即u-=u+，所以</p><p>　　U0=－RF(u11-u12)/R1</p><p>　　2.4.2三運(yùn)放數(shù)據(jù)放大器的設(shè)計(jì)分析</p>&

50、lt;p>　　在Multisim中分別構(gòu)建由三個(gè)集成運(yùn)放組成的數(shù)據(jù)放大器。</p><p>　　令R1分別等于2千歐和20千歐，在輸入端加上直流電壓ui，利用虛擬儀表測(cè)量輸出電壓u0。</p><p>　　2.4.3求和電路的設(shè)計(jì)分析</p><p><b>　　求和電路</b></p><p>　　為了保證集成運(yùn)

51、放兩個(gè)輸入端對(duì)地電阻平衡，同相輸入端電阻應(yīng)為R1=R1//R2//R3//RF</p><p>　　由于徐“虛斷”，i-=0,因此i1+i2+i3=iF</p><p>　　又因?yàn)榧蛇\(yùn)放的反相輸入端“虛地”，故上式寫(xiě)為</p><p>　　Uo=-(RFu11/R1+ RFu12/Rf+ RFu13/R3)</p><p>　　2.4.4積

52、分電路的設(shè)計(jì)分析</p><p><b>　　積分電路</b></p><p>　　輸入電壓通過(guò)電阻R加在集成運(yùn)放的反響輸入端，并在輸出端和反響輸入端之間通過(guò)電容C引回一個(gè)深度負(fù)反饋，即可組成基本積分電路。為使集成運(yùn)放兩個(gè)輸入端對(duì)地的電阻平衡，通常使同相輸入端的電阻為</p><p><b>　　R1=R</b></

53、p><p>　　可以看出，這種反相輸入基本積分電路實(shí)際上是在反相比例電路的基礎(chǔ)上將反饋回路中的電阻RF改為電容C而得到的。</p><p>　　由于集成運(yùn)放的反相輸入端“虛地”，故</p><p><b>　　U0=-Uc</b></p><p>　　可見(jiàn)輸出電壓與電容兩端電壓成正比。又由于“虛斷”，運(yùn)放反相輸入端的電流為零

54、。則i1=ic,故</p><p>　　u0=-1/RC + U0(0)</p><p>　　2.5 仿真結(jié)果分析</p><p>　　2.5.1比例運(yùn)算電路的Multisim結(jié)果仿真分析</p><p>　　反相輸入U(xiǎn)i(V)=1時(shí)

55、 Ui(V)=2時(shí) </p><p>　　同相輸入U(xiǎn)i(V)=1時(shí) Ui(V)=2時(shí)

56、 </p><p>　　差分輸入U(xiǎn)I1(V)=1 UI2(V)=2 </p><p>　　UI1(V)= 3UI2(V)=1 </p><p>　　2.5.2、三運(yùn)放數(shù)據(jù)放大器的M

57、ultisim結(jié)果仿真分析</p><p>　　R1=2K時(shí)Ui(V)=0.1 Ui(V)=0.2 </p><p>　　R1=20K Ui(V)

58、=0.1 Ui(V)=0.2 </p><p>　　2.5.3求和電路的Multisim結(jié)果仿真分析</p><p>　　UI1(V)

59、=1 UI2(V)=1 UI3(V)=1 </p><p>　　UI1(V)=1.5 UI2(V)=0.3 UI3(V)=2 </p><p>　　2.5.4積分電路的Multisim結(jié)果仿真分析</p><p>　　U=0.5V.f=50Hz </p><p>　　2.6設(shè)計(jì)總結(jié)和體會(huì) <

60、/p><p>　　通過(guò)對(duì)模擬信號(hào)運(yùn)算電路的設(shè)計(jì)，了解了運(yùn)輸電路的掌握集成運(yùn)算放大器組成比例、求和電路的特點(diǎn)及性能。再通過(guò)Multisim仿真對(duì)比例運(yùn)輸電路、求和電路的結(jié)果進(jìn)行驗(yàn)證、比對(duì)，對(duì)結(jié)果進(jìn)行分析。</p><p><b>　　2.7 參考文獻(xiàn)</b></p><p>　　模擬電子技術(shù)基礎(chǔ)簡(jiǎn)明教程（清華大學(xué)電子教學(xué)研究組）</p>