2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩22頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

1、<p>  數(shù)字電子技術EDA課程設計報告</p><p>  姓名: </p><p>  學號: </p><p>  專業(yè)班級: 電氣工程及其自動化三班

2、 </p><p>  指導教師:   </p><p><b>  2015年6月4日</b></p><p><b>  目錄</b></p><p><b>  一、實驗任務1&l

3、t;/b></p><p><b>  二、實驗目的2</b></p><p><b>  三、關鍵詞2</b></p><p><b>  四、內(nèi)容摘要2</b></p><p><b>  五、總體方案3</b></p>&

4、lt;p>  六、功能模塊設計4</p><p><b>  60進制計數(shù)器4</b></p><p><b>  24進制計數(shù)器6</b></p><p>  秒、分、小時基本功能電子時鐘8</p><p><b>  校時校分模塊10</b></p&g

5、t;<p><b>  整點報時模塊11</b></p><p><b>  時段控制模塊13</b></p><p>  頂級模塊(附加校時校分、整點報時、時段控制)14</p><p><b>  其他模塊16</b></p><p>  七、選用芯片

6、型號和定義芯片管腳號19</p><p>  八、 課程設計中遇到問題和解決方法19</p><p>  九、《課程設計》項目中問題討論20</p><p>  十、 《課程設計》項目的特點和實用性21</p><p>  十一、課程設計項目完成的最終結論21</p><p>  十二、 心得體會21<

7、;/p><p>  十三、 參閱教材及文獻21</p><p><b>  實現(xiàn)多功能數(shù)字鐘</b></p><p><b>  一、實驗任務</b></p><p><b>  (一)設計要求:</b></p><p>  1、設計簡易數(shù)字鐘,即小時計數(shù)

8、器為8421BCD碼24進制 ;分和秒計數(shù)器為8421BCD碼60進制計數(shù)器;</p><p>  2、設計校〝時〞和校〝分〞模塊;</p><p>  3、設計整點報時模塊; </p><p>  4、設計時段控制模塊;</p><p>  5、學生自行開發(fā)設計模塊選項一;</p><p>  6、學生自行開發(fā)設計模

9、塊選項二。</p><p>  設系統(tǒng)示意框圖如下圖所示:</p><p> ?。ǘ┦褂玫能浖坝布?lt;/p><p>  1、quartus9.1和quartus11軟件</p><p>  2、FPGA實驗開發(fā)裝置</p><p><b>  二、實驗目的</b></p>&l

10、t;p> ?、?課程設計是一實踐教學環(huán)節(jié),是針對《數(shù)字電子技術》課程的要求,結合實踐對學生進行綜合設計性訓練,在自學和實踐訓練中培養(yǎng)學生理論聯(lián)系實踐,獨立地解決實際問題;與此同時熟悉和了解現(xiàn)代EDA技術 。為后續(xù)課程學習和工作打下實踐基礎。</p><p> ?、?通過課程設計是使學生熟悉和了解可編程專用邏輯電路的設計、開發(fā)流程,熟悉和了解現(xiàn)代EDA設計工具 QuartusⅡ,初步掌握Verilog HDL

11、語言的編程方法,掌握數(shù)字電子系統(tǒng)層次化的設計方法。</p><p> ?、?提高學生應用計算機技術進行小型數(shù)字系統(tǒng)的設計和輔助分析的能力;</p><p> ?、?學習書寫課程設計報告 ;</p><p> ?、?學會理論聯(lián)系實踐會做事;培養(yǎng)認真、規(guī)范和嚴謹?shù)墓ぷ髯黠L !</p><p><b>  三、關鍵詞</b>&

12、lt;/p><p>  數(shù)字鐘,校時校分,時段控制,整點報時,分段控制,原理圖,</p><p>  Verilog語言,仿真,quartus9.1,quartus11,F(xiàn)PGA </p><p><b>  四、內(nèi)容摘要</b></p><p>  數(shù)字鐘實際上是一個對標準頻率進行計數(shù)的計數(shù)電路。它的計時周期是24小時

13、,由于計數(shù)器的起始時間不可能與標準時間(如北京時間)一致所以采用校準功能和報時功能。 </p><p>  數(shù)字鐘電路主要由譯碼顯示器、校準電路、報時電路、時計數(shù)、分計數(shù)、秒計數(shù)器,振蕩電路和單次脈沖產(chǎn)生電路組成。其中電路系統(tǒng)由秒信號發(fā)生器、“時”、“分”、“秒”計數(shù)器、譯碼器及顯示器、校準電路、整點報時電路組成。秒信號產(chǎn)生器是整個系統(tǒng)的時基信號,它直接決定計時系統(tǒng)的精度,一般用石英晶體振蕩器加分頻器來

14、實現(xiàn),將標準秒信號送入“秒計數(shù)器”,“秒計數(shù)器”采用60進制計數(shù)器,每累計60秒發(fā)出一個“分脈沖”信號,該信號將作為“分計數(shù)器”的時鐘脈沖?!胺钟嫈?shù)器”也采用60進制計數(shù)器,每累計60分鐘,發(fā)出一個時脈沖信號,該信號將被送到時計數(shù)器。時計數(shù)器采用24進制計時器,可實現(xiàn)對一天24小時的計時。譯碼顯示電路將“時”、“分”、“秒”計數(shù)器的輸出狀態(tài)通過顯示驅動電路,七段顯示譯碼器譯碼,在經(jīng)過六位LED七段顯示器顯示出來。整點報時電路時根據(jù)計時系

15、統(tǒng)的輸出狀態(tài)產(chǎn)生一個脈沖信號,然后去觸發(fā)一音頻發(fā)生器實現(xiàn)低、高音報時。校準電路時用來對“時”、“分”、“秒”顯示數(shù)字進行校對調(diào)整的。</p><p>  基本核心模塊是數(shù)字鐘,進而設計校時校分、整點報時和時段控制模塊,同時還可以加上其他研發(fā)模塊共同組成本次的課程設計。</p><p><b>  五、總體方案</b></p><p><b

16、>  六、功能模塊設計</b></p><p><b>  60進制計數(shù)器</b></p><p>  S=60的8421BCD碼計數(shù)器參考模塊原理圖</p><p>  S=60的8421BCD碼計數(shù)器參考模塊Verilog語言</p><p>  S=60的8421BCD碼計數(shù)器的仿真波形</

17、p><p>  S=60的8421BCD碼計數(shù)器模塊原理圖打包圖</p><p>  分析:60進制計數(shù)器是電子時鐘的秒計數(shù),由兩個74161和多個邏輯門組成,實現(xiàn)每一個時鐘信號上跳沿加一從0到59,清零并輸出一個進位信號。</p><p><b>  24進制計數(shù)器</b></p><p>  M=24的8421BCD碼計

18、數(shù)器模塊原理圖</p><p>  M=24的8421BCD碼計數(shù)器模塊Verilog語言</p><p>  M=24的8421BCD碼計數(shù)器的仿真波形</p><p>  M=24的8421BCD碼計數(shù)器模塊原理圖打包圖</p><p>  分析:24進制計數(shù)器是電子時鐘的時計數(shù)器,由兩個74161和多個邏輯門組成,實現(xiàn)每一個時鐘信號上跳

19、沿加一從0到23,清零。</p><p>  秒、分、小時基本功能電子時鐘</p><p>  秒、分和小時模塊的級聯(lián)原理圖</p><p>  秒、分和小時模塊的級聯(lián)仿真波形</p><p><b>  秒鐘進位</b></p><p><b>  分鐘進位</b><

20、/p><p><b>  小時進位清零</b></p><p>  秒、分和小時模塊的級聯(lián)文件的打包圖</p><p><b>  分析:</b></p><p>  簡易數(shù)字電子鐘由兩個60進制的模塊和一個24進制的模塊級聯(lián)構成,其核心元件是74161加一計時器,秒鐘隨著cps的上跳沿進行加一功能,實

21、現(xiàn)秒鐘60進位并秒鐘清零,分鐘60進位并且分鐘清零,時鐘24進位并且全部清零,初步實現(xiàn)了電子鐘的功能。</p><p><b>  校時校分模塊</b></p><p><b>  校時校分模塊原理圖</b></p><p>  校時校分模塊Verilog語言</p><p>  分析:本模塊核心元

22、器件是兩個21mux二選一數(shù)據(jù)選擇器,分別校時校分,當SWH端輸入高電平時,開始校時,時鐘位開始隨著CP信號開始加一。當SWM端輸入高電平時,開始校分,分鐘位開始隨著CP信號開始加一。</p><p><b>  整點報時模塊</b></p><p><b>  整點報時模塊原理圖</b></p><p>  整點報時模塊

23、的Verilog語言</p><p>  分析:當分鐘位到59,秒鐘位到51、53、55、57時,輸出500HZ的信號,秒鐘到59時,輸出1KHZ的高頻信號。</p><p><b>  時段控制模塊</b></p><p><b>  時段控制原理圖</b></p><p>  分段控制模塊的Ve

24、rilog語言:</p><p>  分析:由兩個7485和邏輯門電路組成,實現(xiàn)早上6點整到晚上19點整,輸出Z信號為低電平,晚上19點整到早上6點整輸出的Z信號為高電平。</p><p>  頂級模塊(附加校時校分、整點報時、時段控制)</p><p><b>  頂級文件打包圖形</b></p><p><b&

25、gt;  校時校分仿真波形</b></p><p><b>  整點報時仿真波形</b></p><p><b>  時段控制仿真波形</b></p><p><b>  其他模塊</b></p><p>  分頻器模塊(div_zh01)</p>&

26、lt;p>  分析:分頻器模塊(div_zh01)達到的是將硬件發(fā)出的信號分頻成幾個不同頻率的功能。</p><p>  數(shù)碼管模塊(decode4_7)</p><p>  分析:數(shù)碼管模塊(decode4_7)達到的是將編程中產(chǎn)生的8421BCD碼轉換為7段位數(shù)碼管顯示器在硬件的功能。</p><p>  Verilog語言描述成的電子鐘模塊</p&

27、gt;<p><b>  文件打包</b></p><p><b>  整體電路</b></p><p><b>  開發(fā)板下載實現(xiàn)功能</b></p><p>  七、選用芯片型號和定義芯片管腳號</p><p>  課程設計中遇到問題和解決方法</p&g

28、t;<p>  數(shù)字電路課程設計一共持續(xù)了兩周,由于平時我們上理論課時,任課老師朱如琪老師很認真負責,讓我們有做過相關的EDA仿真練習,因此本次課設前期做起來并不是特別吃力,到后面引腳的定義和分頻器,數(shù)碼管模塊,由于平時沒有接觸,開始我們都摸不著頭腦,上網(wǎng)也找不到合適的模塊,不過后來老師有給我們相關模塊,并教會我們?nèi)绾问褂茫瑔栴}迎刃而解。等我們將模塊做完,管腳定義好之后,接下來就是就是將我們的原理圖與開發(fā)板相連了,這時候Q

29、uartus11的使用又成為當時我們所面對的最大的難題了,好在應用軟件都是人性化的,在參考了同學們的使用步驟后,老師的建議后,我很快學會了使用這個軟件,也完成了下載,在開發(fā)板上顯示了出來。</p><p>  九、《課程設計》項目中問題討論</p><p> ?、?在QuartusⅡ9.1上如何對已進入文件夾內(nèi)的工程項目文件作編譯(分析與綜合)?</p><p> 

30、 新建一個vector waveform file,調(diào)出輸入信號,點擊setting,將文件導入,generate functional simuration netlist,最后點擊,開始運行,進行仿真。</p><p> ?、?如何對已建文件夾內(nèi)的工程項目低層模塊作仿真?</p><p>  雙擊單獨項目的打包文件,就能出現(xiàn)底層文件,這時候新建一個vector waveform fil

31、e,input simuratian時選擇底層文件,再進行余下步驟。</p><p> ?、?如何對已編譯和仿真的低層模塊創(chuàng)建或定義一新的邏輯符號</p><p><b>  〝打包〞? </b></p><p><b>  點擊</b></p><p><b>  選擇</b>

32、;</p><p>  選擇creat symble files for current file,這樣就創(chuàng)建好了一個邏輯符號。</p><p> ?、?在QuartusⅡ11.1上 如何對已編譯通過的頂層工程圖形文件的芯片作</p><p><b>  管腳定義及下載?</b></p><p>  在quartus11

33、選擇指定目標文件</p><p>  選擇芯片系列和型號(EP4CE115F29C7)</p><p>  分配引腳導入引腳文件</p><p><b>  選定引腳文件</b></p><p><b>  單擊開始編譯</b></p><p>  下載驗證,將ED2-115

34、與PC連接好,裝好驅動,打開電源,單擊</p><p>  《課程設計》項目的特點和實用性</p><p>  課程設計將理論知識和實際相聯(lián)系起來,讓我們對數(shù)字電路這門課有了更深的認識,盡管知識做了一個建議的電子鐘,但是至少讓我們對平時日常生活中的一些小的電子設備的原理有了一些了解。</p><p>  十一、課程設計項目完成的最終結論</p><

35、;p>  我做的電子鐘,包括基本的時鐘模塊,校時校分模塊,整點報時模塊,以及時段控制模塊,將原理圖做好后定義引腳,下載,在開發(fā)板上顯示,這一系列步驟,鍛煉了我們的動手能力。</p><p><b>  心得體會</b></p><p>  兩周的課程設計,讓我受益匪淺,平時書本上生硬的知識在這一段時間變成了現(xiàn)實,讓我們確切的體會到了數(shù)電在實際生活中的應用,當然也

36、讓我們明白了理論和實際也是有很大差距的,掌握了理論知識并不代表著在實際中也能處理,我們是工科專業(yè),動手能力是一項很重要的技能,因此課程設計對我們是不可或缺的。就像數(shù)電*老師說的那樣,學完這門課,我們不僅僅掌握了理論知識,還能夠出去做事了。</p><p><b>  參閱教材及文獻</b></p><p>  康華光.電子技術基礎數(shù)字部分第六版[M ].北京:高等教育

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論