數字電路課程設計---數字搶答器的設計

1、<p>　　數字電路課程設計報告書</p><p>　　2010年 11月 22日</p><p>　　課程設計的題目以及目的·····················&#

2、183;·········3</p><p>　　1.1 設計的題目·····················&#

3、183;··············3</p><p>　　1.2 設計目的················&#

4、183;·····················3</p><p>　　1.3 設計思路·········

5、83;·····························3</p><p>　　二、功能介紹··&

6、#183;····································

7、;······3</p><p>　　2.1 主要功能·························

8、··············3</p><p>　　三、總體方案設計過程·················

9、····················4</p><p>　　3.1 方案論證···········&#

10、183;······························4</p><p>　　四、主要芯片以及數碼管的

11、介紹</p><p>　　4.1 優(yōu)先編碼器 74LS148·····························

12、83;5</p><p>　　4.2 四R-S鎖存器 74LS279····························6<

13、/p><p>　　4.3 字符譯碼器 74LS48·····························7</p&

14、gt;<p>　　4.4 共陰極數碼管································&

15、#183;···8</p><p>　　五、元器件清單···························

16、3;···············9</p><p>　　六、設計總結················&#

17、183;····························9</p><p>　　一、設計題目以及設計目的</p>

18、<p>　　1.1 設計題目</p><p><b>　　數字搶答器的設計</b></p><p>　　1.2 設計目的</p><p>　?。?）熟悉集成電路的引腳安排。（2）掌握各芯片的邏輯功能及使用方法。（3）了解面包板結構及其接線方法。（4）了解數字搶答器的組成及工作原理。（5）熟悉數字搶答器的設計與制作。&l

19、t;/p><p>　　1.3 設計思路</p><p>　?。?）設計搶答器電路。</p><p>　?。?）組裝調試搶答器電路。</p><p>　?。?）通過電路圖連接實物圖。</p><p><b>　　二、功能介紹</b></p><p><b>　　2.

20、1 主要功能</b></p><p>　?。?）搶答器最多可供8名選手參賽，編號為1—8，每名參賽選手分別用一個開關（分別為S1—S8）控制，并設置一個系統(tǒng)清零以及搶答控制開關S，該開關由主持人控制。</p><p>　?。?）搶答器具有數據鎖存功能，并將鎖存數據用LED數碼管顯示出來，直到主持人清零。</p><p>　?。?）開關S作為清零及搶答控制

21、開關（由支持人控制），當開關S被按下時搶答電路清零，當開關松開以后則允許搶答。輸入搶答信號由搶答器按鈕開關S1—S8實現。</p><p>　　（4）有搶答信號輸入（開關S1—S8中任意一個被按下）時，并顯示出對應的組別號碼。此時，再按其他任何一個搶答器的開關均無效，指示燈依舊保持第一個開關按下時所對應的狀態(tài)不變。</p><p>　　三、總體方案設計過程 </p><

22、p><b>　　3.1方案論證</b></p><p>　　數字搶答器總體方框圖如圖1所示</p><p>　　其工作原理為：接通電源后，主持人將開關撥到“清除”狀態(tài)，搶答器處于禁止狀態(tài)，編號顯示器滅燈，主持人將開關置于“開始”狀態(tài)，宣布“開始”搶答器工作。選手可以進行搶答，搶答器完成：優(yōu)先判斷、編號鎖存、編號顯示。當一輪搶答之后，禁止二次搶答、數碼管顯示器所顯

23、示的內容為第一次搶答時所對應的內容，指示燈依舊保持第一個開關按下時所對應的狀態(tài)不變，如果再次搶答必須由主持人再次操作“清除”和“開始”狀態(tài)開關。</p><p>　　搶答器電路如圖2所示。</p><p>　　圖2 數字搶答器電路</p><p>　　該電路完成兩個功能：一是分辨出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號，同時譯碼顯示電路顯示編號；二是禁止其他選手按

24、鍵操作無效。</p><p>　　工作過程：開關S置于“清除”端時，RS觸發(fā)器的端均為０，４個觸發(fā)器輸出置０，使74LS148的＝０，使之處于工作狀態(tài)。當開關S置于“開始”時，搶答器處于等待工作狀態(tài)，當有選手將鍵按下時（如按下S5），74LS148的輸出經RS鎖存后，1Q=1，=1，74LS48處于工作狀態(tài)，4Q3Q2Q=101，經譯碼顯示為“5”。此外，1Q＝１，使74LS148＝１，處于禁止狀態(tài)，封鎖其他按鍵

25、的輸入。當按鍵松開即按下時，74LS148的此時由于仍為1Q＝１，使＝１，所以74LS148仍處于禁止狀態(tài)，確保不會出二次按鍵時輸入信號，保證了搶答者的優(yōu)先性。如有再次搶答需由主持人將Ｓ開關重新置于“清除”然后再進行下一輪搶答。 </p><p><b>　　四、主要芯片的介紹</b></p><p>　　4.1 優(yōu)先編碼器 74LS148</p>&l

26、t;p>　?。?） 有些單片機控制系統(tǒng)和數字電路中，無法對幾個按鈕的同時響應做出反映，如電梯控制系統(tǒng)在這 種情況下就出出現錯誤，這是絕對不允許的于是就出現了74ls148優(yōu)先編碼器，先說一下他的基本原理.他允許同時輸入兩個以上編碼信號。不過在設計優(yōu)先編碼器時已經將所有的輸入信號按優(yōu)先順序排了隊，當幾個輸入信號同時出現時，只對其中優(yōu)先權最高的一個進行編碼。</p><p>　　圖4 74ls148真值表&l

27、t;/p><p>　　由74ls148真值表可列輸出邏輯方程為： </p><p>　　A2 = (I4+I5+I6+I7)IE </p><p>　　A1 = (I2I4I5+I3I4I5+I6+7)·IE </p><p>　　A0 = (I1I2I4I6+I3I4I6+I5I6+I7)·IE 優(yōu)先編碼器 74ls148功

28、能表 從以上的的功能表中可以得出，74ls148輸入端優(yōu)先級別的次序依次為I7，I6，，I0 。當某一輸入端有低電平輸入，且比它優(yōu)先級別高的輸入端沒有低電平輸入時，輸出端才輸出相應該輸入端的代碼.。</p><p>　?。?）74LS148的引腳功能為：/EI為使能輸入端。</p><p>　　/I7-I0為輸入端口，它們的優(yōu)先級別為別為/I7,/I6,/I5,/I4,/I3,/I2,/I

29、1,/I0.</p><p>　　/CS為標記輸入信號段，當有一個輸入信號為有效低電平的時候，/CS就為低電平。當/CS=0時，它可以編碼器的級聯。</p><p>　　/EO為使能輸出端，它可以做級聯和擴展。</p><p>　　當/EI=1時，不管I輸入什么，輸出都是為1。</p><p>　　當/EI=0時，Y0-Y2根據/I7-/I0

30、的優(yōu)先級別進行編碼。</p><p>　　4.2 四R-S鎖存器 74LS279</p><p>　?。?）四個鎖存器中有兩個具有置位端（SA，SB）。</p><p>　　當S為低電平、R為高電平時，輸出端（Q）為高電平。當S為高電平、R為低電平時,Q為低電平。</p><p>　　當S和R均為高電平時，Q被鎖在已建立的電平。當S和R均為

31、低電平時，Q為穩(wěn)定的高電平狀態(tài),即屬于非法狀態(tài)。</p><p>　　對SA和SB，S的低電平表示只要有一個為低電平，S的高電平表示SA和SB均為高電平。</p><p>　?。?）原理：在74LS279中，由于4回路中2回路置位端為兩個，所以使用其一時，整理兩個置位輸入作為1使用，或將另一個輸入固定為“H”使用。另外，作為稍微變化74LS279的使用方法，也可以將3組作為RS鎖存器使用，

32、剩余的RS鎖存器作為2輸入邏輯與非門電路使用，復位輸入例如1管腳固定為“L”時其輸入為“H”，所以可構成將2和3作為輸入，4作為輸出的二輸入邏輯與非門電路，此變換如圖3所示</p><p>　　圖5 74LS279管腳引線圖</p><p>　?。?）引腳功能定義：</p><p>　　1Q～4Q： 輸出端； </p><p>　　1S～

33、4S： 置位端（低電平有效）；</p><p>　　1R～4R： 復位端（低電平有效）。</p><p>　?。?） 圖4 真值表</p><p>　　4.3 字符譯碼器 74LS48</p><p>　?。?） 圖6 74LS48管腳引線圖<

34、/p><p>　?。?） 圖7 74LS48的真值表</p><p>　　根據74LS48的真值表可知：</p><p>　　/RBI為滅零輸入端，當/RBI=’1’時，為不滅零。/LT為試燈輸入端。/BI為滅燈輸入端。/RB0為滅零輸入端。</p><p>　　當/LT=0且/BI=1時，Ya-

35、Yg均輸出高電平，則說明，試燈全亮。</p><p>　　當/BI=0時，不論/LT與/RBI，A0-A3取任何值，Ya-Yg都輸出低電平。則，試燈均不亮。</p><p>　　當/BI=1且/LT=1時,則A0-A3的輸入，輸出不同的數值。</p><p>　　4.4 共陰極數碼管</p><p>　　圖8 數碼管的引腳圖</

36、p><p>　　7 段數碼管和74LS48的引腳鏈接起來時，在74LS48中的/BT和/LT的允許輸入下，當74LS48的A0-A3不同的輸入，數碼管會顯示相應的數字。</p><p><b>　　五、元件共有以下：</b></p><p>　　芯片74LS148、74LS48、74LS279各一個，共陰極數碼顯示器：1個 </p>

37、<p>　　按鈕開關（四腳）：9個發(fā)光二極管：1個，電阻：510Ω（1個）、10K（9個）</p><p>　　面包板一塊、導線若干</p><p><b>　　六、 設計總結</b></p><p>　　通過此次對數碼搶答器器材的組裝以及測試，讓我們得到了更多的學習和了解多功能的集成電路的特性以及廣泛運用，親手接觸了集成電路與面包板

38、間的連線，對它的工作原理的理解，所以我個人認為這次實際的手工操作很是成功。</p><p>　　首先了解什么是數字搶答器，它有哪些功能和特性、和一般的搶答器的區(qū)別，該電路的兩個功能：一是分辨出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號，同時譯碼顯示電路顯示編號；二是禁止其他選手按鍵操作無效在本次的作業(yè)中主要芯分別是由：74ls148（優(yōu)先編碼器） 74LS48（譯碼器） 74LS279（鎖存器）各一個、數碼管、搶答

39、按鈕、電阻、以及很多導線組成， </p><p>　　而且在連接中要特別的小心，一步之錯全盤皆輸。在優(yōu)先編碼器148的連接中大意的連接導線很可能使數碼管不能顯的數字，并且加深了對它們的功能運用的了解 </p><p>　　74ls148基本原理 他允許同時輸入兩個以上編碼信號。不過在設計優(yōu)先編碼器時已經將所有的輸入信號按優(yōu)先順序排了隊，當幾個輸入信號同時出現時，只對其中優(yōu)先權最高的

40、一個進行編碼。</p><p>　　74ls148優(yōu)先編碼器管腳功能介紹:為16腳的集成芯片，電源是VCC(16) GND(8),I0—I7為輸入信號，A2,A1,A0為三位二進制編碼輸出信號，IE是使能輸入端，OE是使能輸出端，GS為片優(yōu)先編碼輸出端, 還有74LS279（鎖存器）74LS48（譯碼器）等等······</p><

41、p>　　通過此次的努力有的時候雖然連接好了電路，但和結果還有很大的距離。一次次的拆與再次的組裝元件，最后還是皇天不負有心人的得到了理想的結果，非常的興奮與開心，很有成就感似的， 此次課程設計從整理并大家進行討論，在討論和實踐中完成了此次的課程設計。在設計過程中我們遇見了一些設計和實際操作上的分歧，但是通過我們收集資料和相互的討論最終解決了當中出現的許多問題。</p><p>　　總的來說實踐才是判斷真理的標