單片機課程設計

1、<p><b>　　前言</b></p><p>　　準同期并列是電力系統(tǒng)中經常進行的一項重要操作。發(fā)電機在系統(tǒng)正常運行時，隨著負荷的增加，要求備用發(fā)電機組迅速投入系統(tǒng)，以滿足用電量增長的需求；在系統(tǒng)發(fā)生故障時，會失去部分電源，要求備用機組快速投入電力系統(tǒng)制止系統(tǒng)崩潰。這些情況均要進行同期操作，將發(fā)電機組安全可靠、準確快速的投入，確保系統(tǒng)的可靠、經濟運行好發(fā)電機的安全。</p

2、><p>　　在變電所，同期操作可以使系統(tǒng)中分開運行的線路斷路器正確投入，實現(xiàn)系統(tǒng)并列運行，以提高系統(tǒng)穩(wěn)定、可靠運行及線路負荷的合理、經濟分配。</p><p>　　不良同期裝置與手動并網是發(fā)電機的隱形殺手，也是電力系統(tǒng)穩(wěn)定運行的安全隱患。我國目前還有為數可觀的發(fā)電廠使用手動的并網方式。究其原因，主要是我國廣為流傳的模擬式自動準同期裝置不僅原理粗糙，而且還經常發(fā)生非同期并列。而非同期合閘使發(fā)電

3、機的繞組、軸承、聯(lián)軸器受到嚴重的累積損傷，使機組壽命大大縮短，有時還會誘發(fā)更為慘重的后果——次同步諧振。手動并網靠運行人員的感覺來操作，很容易延誤并網時機。這在系統(tǒng)穩(wěn)定儲備不夠時將帶來嚴重后果，在系統(tǒng)事故時有為有害，此外長時間并網過程還將造成大量的空轉能損耗。</p><p>　　盡管大部分電廠都有自動準同期并列裝置，但大多數還都在停用狀態(tài)。在微機型自動準同期研制領域中，各廠家技術參差不齊，造成微機型自動準同期裝

4、置良莠不齊，不能準確快速的實現(xiàn)發(fā)電機并網操作。此外，對于要實行“無人值班”的水電廠和變電站更是要用能接受上位機控制的優(yōu)良微機準同期并列裝置取代無法與上位機通訊的準同期裝置。</p><p>　　隨著電力系統(tǒng)容量及發(fā)電機單機容量的不斷增大，不符合同期條件的并列操作將會帶來極為嚴重的后果，可能引起發(fā)電機的損傷甚至系統(tǒng)瓦解。因此，對于同期操作進行研究，提高準同期裝置并列的準確性、快速性和可靠性，對于系統(tǒng)的可靠運行具有很

5、大的現(xiàn)實意義。</p><p>　　本設計主要是通過對發(fā)電機端的電壓和頻率進行測量，同時測量出電網的電壓和頻率，然后通過8096單片機對兩個量進行比較，當滿足合閘條件時進行合閘。在單片機還會接LED顯示屏顯示當前發(fā)電機和系統(tǒng)數據，同時還接有發(fā)光二極管，顯示當前是否滿足合閘條件并且是否合閘。</p><p><b>　　單片機概述</b></p><

6、p><b>　　1.1單片機的發(fā)展</b></p><p>　　單片機的產生和發(fā)展是與微處理器的產生和發(fā)展大體上同步的。自從1974年美國仙童（Fairchild）公司的第一臺單片微型計算機問世以來，單片機的發(fā)展特別迅速，各種新、高性能單片機不斷推陳出新沖向市場，迄今為止單片機已有20多年的歷史，它經歷了四個重要的發(fā)展階段。</p><p>　　第一階段（197

7、1～1974）：單片機萌芽階段。1971年11月美國Intel公司設計成集成度為2000只晶體管l片的4位微處理器Intel 4004，并且配有隨機存取存儲器RAM，只讀存儲器ROM和移位寄存器等芯片，構成第一臺微型計算機。隨后又研制成了8位微處理器Intel 8008，在此期間Fairchild公司也研制成了8位微處理器FS。這些微處理器雖說還不是具體意義的單片機，但它們從此拉開了研制單片機的序幕。</p><p&

8、gt;　　第二階段（1974～1978）：初級單片機階段。1976年Intel公司開發(fā)出第一代8位單片機MCS－48，它以體積小、功能強、價格低等優(yōu)點獲得廣泛應用，成為單片機發(fā)展過程中的一個重要階段。這個階段的單片機內集成有8位CPU、并行I/O口、 8位定時器/計數器，尋址范圍不大于4K，且無串行口。</p><p>　　第三階段（1978～ 1983）：高性能單片機階段。這一階段單片機和前階段相比，不僅存儲容

9、量和尋址范圍大，而且中斷源、并行I／O口和定時器/計數器個數有了增加，集成了全雙工串行通信接口。在指令系統(tǒng)方面，普遍增設了乘除法和比較指令。第二代增強型8位單片機中最具有典型性的當屬Intel公司的MCS－5l系列單片機，它仍然是8位單片機，功能較MCS－48有很大的增強，具有品種全、兼容性強、軟硬件資料豐富等特點，成為很暢銷的單片機品種。由于這一階段的單片機應用領域極其廣泛，各大公司都大力改進其結構與性能，所以這個系列的各類產品目前仍

10、是國內外產品的主流，其中MCS系列產品由于其優(yōu)良的性能和合理的價格比，在相當一段時間處于主流產品地位。</p><p>　　第四階段（1983）：8位單片機鞏固發(fā)展及16位單片機推出階段。16位單片機工藝先進、集成度高、內部功能強，加法運算速度增快，而且允許用戶采用面向工業(yè)控制的專用語言。代表產品有Intel公司的MCS－96系列、NEC公司的783XX系列和 NS公司的HPC16040等。</p>

11、<p>　　現(xiàn)階段：32位單片微機系列的推出。繼16位單片機出現(xiàn)后不久，幾大公司先后推出了代表當前最高性能和技術水平的32位單片微機系列。32位單片機具有極高的集成度，內部采用新穎的RISC（精簡指令系統(tǒng)計算機）結構，CPU可與其他微控制器兼容，主頻頻率可達33MHz以上，指令系統(tǒng)進一步優(yōu)化，運算速度可動態(tài)改變，設有高級語言編譯器，具有性能強大的中斷控制系統(tǒng)、定時/事件控制系統(tǒng)、同步/異步通信控制系統(tǒng)。這類單片機主要應用于汽

12、車、航空航天、高級機器人、軍事裝備等方面。它代表著單片機發(fā)展中的高、新技術水平。</p><p>　　1.2單片機的組成和特點</p><p>　　單片機和普通的微機是一樣的原理，但是單片機主要用在控制方面，所以也有許多的特點和優(yōu)勢。一個單片機芯片是把中央處理單元CPU、隨機存取存儲器RAM、只讀存儲器ROM、定時器／計數器以及I／O接口電路等主要計算機部件，集合在一塊集成電路芯片上的微型

13、計算機，也就是說它不僅包涵了以上的運算器、存儲器、控制器，而且也包含了部分的輸入輸出器件，這些器件方便實現(xiàn)了單片機控制功能強的特點。</p><p>　　首先，介紹一下80C196KC的各個基本組成特點：</p><p>　?。?）16位CPU，沒有了累加器結構，采用寄存器— 寄存器結構。</p><p>　?。?）外部時鐘16MHz，速度高。</p>

14、<p>　?。?）除原來片內232字節(jié)的寄存器空間外，增加256個字節(jié)的附加RAM，且在垂直窗口下具有靈活的應用。</p><p>　?。?）16K字節(jié)，尋址能力為64KB。</p><p>　　（5）5個八位I/O口。</p><p>　　（6）以FIFO為基礎的HSI和以CAM為基礎的HSO結構，HSI—FIFO—FULL有其自己的中斷向量地址20

15、3CH。</p><p>　?。?）CTC1可寫入時間常數，作為獨立定時器使用,CTC2增加了捕捉、快速、加減速等功能。</p><p>　　（8）一個全雙工串行口。</p><p>　　（9）三路PWM輸出。</p><p>　　（10）10位8通道的ADC，增加了新功能：一個是10bit/8bit AD轉換可變，一個是轉換完成時間控制可預

16、先設定。</p><p>　?。?1）28個中斷源和18級中斷、PTS15級中斷。</p><p>　?。?2）16位監(jiān)視定時器（WDT），具有修復軟件和防止抗干擾功能。</p><p>　?。?3）CCR.0=1時允許POWER DOWN方式。</p><p>　　（14）112條指令。</p><p>　　（15）

17、68腳PLCC封裝。</p><p>　　以下是80C196KC的基本功能：</p><p>　　1.2.1 CPU的構成</p><p>　?。?）CPU內部地址總線為8位，外部地址總線為16位，內部數據總線為16位，外部數據總線為8位，內部可訪問的RAM空間為256個字節(jié)，即片內256個寄存器陣列和特殊功能寄存器可被訪問。而對于單片機外部，一般要較多的存儲空間和

18、I/O空間才能完成固化程序和擴展I/O接口。因此，采用16位地址總線可尋址64KB，CPU內部的一個控制單元和兩條總線（8位ABUS和16位DBUS）將寄存器陣列和RALU連接起來。</p><p>　　（2）特殊功能寄存器SFR</p><p>　　地址0000H——0017H為24個8位特殊功能寄存器，在 80196內部的各個功能部件均通過特殊功能寄存器SFR進行控制。大多數 SFR具

19、有兩種功能：讀操作時為一種功能，寫操作時為另一種功能。 </p><p>　　8096單片機的兩個I／O控制寄存器（IOC0與IOC1）和兩個I／O狀態(tài)寄存器（IOS0與IOS1），在介紹I／O功能部件時經常要用到，現(xiàn)先將它們的功能列出如下。</p><p>　　I／O控制寄存器0（IOC0）。IOC0位于0015H地址單元，8位。用來控制定時器T2和高速輸入HSI的引腳，只能寫入，不能讀

20、出。通過置位或清除IOC0中的有關位，可允許或禁止將高速輸入引腳上的狀態(tài)送到HSI單元。定時器T2的啟動和復位也取決于IOC0有關位的狀態(tài)。</p><p>　　（3）CPU寄存器陣列</p><p>　　在內部RAM中，除了24個特殊功能寄存器外，其他各寄存器構成寄存器陣列。232個寄存器陣列中，18H—19H兩個單元作為堆棧指示器，其他230個單元除不能存放程序代碼外，用作其它控制。&

21、lt;/p><p>　?。?）CPU寄存器算術邏輯單元RALU</p><p>　　絕大多數運算都在RALU中進行，其組成包括：一個17位算術邏輯單元，一個程序狀態(tài)字PSW，一個程序計數器PC，一個循環(huán)計數器，三個暫存寄存器。</p><p>　　1.2.2 定時器/計數器</p><p>　　有兩個16位的定時器/計數器， 以實現(xiàn)定時計數功能，

22、并以其定時或計數結果對計算機進行控制，此外還有一個監(jiān)視定時器，可用于系統(tǒng)的復位。</p><p>　　1.2.3中斷控制系統(tǒng)</p><p>　　系統(tǒng)有28種不同的中斷源，18級中斷，還增加了外圍事件服務器15級中斷。</p><p>　　1.2.4并行I/O口</p><p>　　并行I/O口包括P0口﹑P2口﹑P3口﹑P4口和HSI/HS

23、O口，共有三十二根I/O線，有些具有復用功能，有些是雙向I/O線，有些只是單向輸送。</p><p><b>　　1.2.5串行口</b></p><p>　　它有一個串行口，能實現(xiàn)同時收發(fā)，具有三種異步方式和一種同步方式，以實現(xiàn)單片機與其它設備之間的串行數據傳送。</p><p>　　1.2.6 A/D轉換器</p><p

24、>　　它內部帶有采樣/保持電路，允許8 路輸入的A/D轉換器，精度為十位。</p><p>　　1.2.7 PWM（D/A）輸出</p><p>　　它具有脈沖寬度調制輸出的功能，輸出3組周期固定不變，而脈沖寬度可由程序控制改變的脈沖波。D/A的實現(xiàn)是將PWM的輸出經平滑濾波后變?yōu)槟M量。</p><p><b>　　1.2.8時鐘電路</b&

25、gt;</p><p>　　它的內部有時鐘振蕩電路，但需外接石英晶體和微調電容；也可由外部振蕩信號發(fā)生器提供時鐘信號。</p><p>　　1.3 8096 各引腳的功能 </p><p>　　1.3.1系統(tǒng)控制線（控制信號線的一部分，5條） </p><p>　　——讀信號，輸入，低

26、電平有效。當 為低電平時，表示8096要求從外部存儲器或一個 I／O裝置讀入數據。被選中單元或 I／O裝置利用此信號把它們的數據門打開（即作為三態(tài)門的選通信號），把數據送到數據總線上。</p><p>　　——寫信號，輸出，低電平有效。當 有效時，表示8096輸出在數據總線上的信息要存入外部存儲器或I／O裝置。</p><p>　　——存儲器選擇輸入端。 =1，

27、將選中片內的ROM／EPROM，并對2000H～3FFFH單元進行訪問， =0，則選中片外程序存儲器的這些單元。該引腳具有內部下拉作用，故除非外部將其拉高，否則處于低電平狀態(tài)。

28、 的輸入狀態(tài)在復位期間被鎖入內部。</p><p>　　ALE／ ——地址鎖存允許（ALE）或地址有效輸出（ ）。該引腳的兩種功能均提供了一個鎖存信號，以便把地址從地址／數據總線中分離出來并進行鎖存。當它作為 時，在總線周期的末尾升為高電平無效狀態(tài)。 可用作片外存儲器的片選信號。ALE／ 僅在訪問片外存儲器期間起作用。</p><p>　　RE

29、ADY——外部存儲器準備就緒信號，輸入，高電平有效。在與低速存儲器聯(lián)接時，外部將其拉成低電平，用來控制80196插入等待時鐘周期以便使芯片能夠與慢速或動態(tài)存儲器接口，也可用于總線共享。總線周期最多可延長至1µs，當不使用外部存儲器時，READY不起作用。READY引腳內部有微弱的上拉作用，當無外部驅動時，此引腳為高電平。</p><p>　　1.3.2 8096 芯片控制線（控制信號線的一部分，3條）&

30、lt;/p><p>　　XTAL1——片內振蕩器中反相器的輸入，也是片內時鐘發(fā)生器的輸入，與XTAL2共同接外部晶體振蕩器。</p><p>　　XTAL2——片內振蕩器中反相器的輸出，通常接外部晶振。</p><p>　　——芯片的復位信號輸入端。</p><p>　　1.3.3 I／O口</p><p>　?。?）高

31、速輸入／高速輸出（HSI／HSO）口。高速輸入單元HSI，包括HSI.0、HSI.1、HSI.2、HSI.3共四個引腳，其中HSI.2和HSI.3 兩個引腳與HSO單元共用。</p><p>　　高速輸出單元HSO共有六個輸出引腳，分別是HSO.0、HSO.1、HSO.2、HSO.3、HSO.4、HSO.5。其中HSO.4、HSO.5 兩個引腳與HSI部件共用。</p><p>　　“高速

32、”的含意在于這些功能部件可以在CPU不干預的情況下，依靠定時器來完成指定功能。高速輸入HSI可以檢測它的4條引腳上所發(fā)生的事件，并記錄事件發(fā)生時刻的值。而HSO可以在預先編排好的時間下去觸發(fā)事件的發(fā)生。并能通過編程使其6根輸出引腳置0或置1。</p><p>　　(2） P0口。 4位并行高阻抗輸入接口（P0.4～P0.7）。既可用作數據輸入端，也可作為4路A／D轉換器的模擬信號輸入端。8096單片機的P0口有4

33、根引線（P0．4～P0．7），它們只能用作輸入，且具有復用功能。CPU既可以讀取P0口輸入的數字信號，也可以通過把相應的控制命令寫入A／D命令寄存器來選擇P0口中的一個引腳作為A／D轉換器的輸入通道。P0口也允許同時輸入模擬信號和數字信號。</p><p>　?。?） P2口。 4位并行I／O接口（P2.0～P2.2和P2.5），具有雙重功能，具體內容見表1-3所示。</p><p>　　

34、表1-3 P2口多功能表</p><p>　?。?） P3口。具有漏極開路的8位并行I／O口。P3口具有復用功能，用作低8位地址總線和8位數據總線口。 </p><p>　?。?） P4 口。P4口也是一個漏極開路的8位雙向I／O口。 P4口用作高8位地址總線的輸出口。</p><p>　　但在8096單片機中，P3和P4口只能用作系統(tǒng)總線。在作為數據

35、地址總線時，具有很強的內部上拉作用，內部上拉僅在外存讀或寫周期中起作用。P3口、P4口能驅動8個LSTTL電路。</p><p>　　1.3.4其他引腳功能介紹</p><p>　　VCC——主電源（＋5V）。</p><p>　　Vss——數字地（0V）。共有兩個，同時接地。</p><p>　　VPD——RAM備用電源（＋5V）。正常運行

36、時必須接通此電源，以保持掉電時片內部分寄存器的內容不變。</p><p>　　VREF——A／D轉換器基準電壓（＋5V）。VREF也是A／D轉換器模擬部分及讀P0口操作所需的邏輯電壓。</p><p>　　ANGND——A／D轉換器參考地電平。通常應和Vss 同時接地。</p><p>　　VPP——片內EPROM的編程電壓。</p><p

37、>　　N．C——空閑無效。</p><p><b>　　自動準同期裝置概述</b></p><p>　　2.1自動準同期裝置的發(fā)展概況</p><p>　　發(fā)電機并入電網，兩個不同系統(tǒng)并列，或一個系統(tǒng)分解為兩部分通過輸電線路再連接等，所實施的操作成為同期操作。該操作應遵循的規(guī)則是在斷路器兩側電源的壓差、頻差小于允許值且相角差接近于零度時完

38、成并網操作。準同期是一種沖擊很小的并網方式。</p><p>　　最早的時候，發(fā)電機并網合閘依靠操作人員手動來進行，為了尋找合閘瞬間，常采用同期指示裝置。最賤的同期指示裝置是燈光裝置。發(fā)電機電壓和系統(tǒng)電壓通過電壓互感器（PT）降壓，PT二次側接上燈泡裝置。通過合適的接線，可以采用燈光熄滅法或者燈光旋轉法來判斷合閘時機。但是由于燈泡一般在約1/6的額定電壓時就不亮了，所以更為精確的方法是采用零電壓表指示并網時機。手

39、動操作要求操作人員比較熟練，而且并網準確度不高，風險較大。目前大多數電廠都是依靠同期裝置來進行自動并網的，手動方式只是作為緊急時候備用手段。</p><p>　　第一代自動準同期裝置是模擬式自動準同期裝置，一許繼的ZZQ3和ZZQ5為代表，它采用分立晶體管元件搭建硬件電路，對同期條件監(jiān)測和處理。ZZQ3和ZZQ5自動準同期裝置的出現(xiàn)，極大地提高了并網的速度和可靠性，但由于模擬式同期裝置用模擬電子元件擬合，必然帶來

40、諸如導前時間不穩(wěn)定，裝置元器件參數漂移不定，同步操作速度慢等問題。模擬式自動準同期裝置合閘準確度比較低，它無法指示裝置的運行狀態(tài)，不能進行故障自檢等，現(xiàn)在已基本被淘汰。</p><p>　　第二代自動準同期裝置是微機式自動準同期裝置，微處理器的誕生對自動準同期裝置技術指標的提升產生了質的飛躍，我國是世界上微機準同期裝置最早研制的國家之一，1982年在安徽陳村水電站成功投入了第一臺微機同期裝置，80年代初又陸續(xù)推出

41、了一些類似裝置，其精度、速度及功能都是老式同步裝置所不能比擬的。目前國內有許多科研、制造單位都在進行微機式自動準同期裝置的研制。深圳智能設備有限公司研制的SID-2系列多功能微機準同期裝置、許繼繼電器公司研制的WZQ—2/3微機準同期裝置以及南瑞自控公司研制的SJ—12C雙微機自動準同期裝置等都具有高精度、高可靠性、人機界面友好、操作方便、接線簡單等特點，在提高并網速度和可靠性的同時，大大提高了合閘準確度。</p><

42、;p><b>　　總體方案</b></p><p><b>　　3.1整體硬件框圖</b></p><p>　　圖3.1 整體硬件框圖</p><p><b>　　3.2 方案簡介</b></p><p>　　本設計主要是以80C196單片機為核心模塊，通過降壓濾波模塊、

43、交流采樣模塊、采樣保持模塊、過零比較模塊、電源模塊、復位模塊、存儲器模塊、顯示模塊、發(fā)光二極管模塊等輔助模塊的配合，對發(fā)電機與電網的電壓幅值（、）、相角（、）、頻率（、）進行比較，當達到=、=、=的合閘要求時，發(fā)出允許合閘信號（在本設計中提現(xiàn)為合閘信號燈亮）。若達不到合閘要求，則指示應對發(fā)電機增速或減速、增磁或減磁。同時，在整個過程中，用LCD顯示器顯示當前發(fā)電機電壓、發(fā)電機頻率、電網電壓以及電網頻率。</p><p

44、><b>　　系統(tǒng)硬件設計</b></p><p><b>　　4.1降壓模塊</b></p><p>　　4.1.1 模塊電路圖</p><p>　　圖4.1.1 降壓模塊電路圖</p><p>　　4.1.2 模塊目的</p><p>　　由于發(fā)電機端及電網端的電壓

45、幅值較高，不利于采樣，必須將電壓降到一定的大小。該模塊的目的在于將發(fā)電機端、電網端的電壓降至5V左右。</p><p>　　4.1.3 模塊說明</p><p>　　降壓是由電壓互感器來完成的，其工作原理與變壓器相同，基本結構也是鐵心和原、副繞組。特點是容量很小且比較恒定，正常運行時接近于空載狀態(tài)。其內部利用電磁感應的原理來改變交流電壓的。本設計在發(fā)電機端及電網端均采用二級降壓。如圖4.1

46、.1所示，將發(fā)電機端的電壓降至約5V，以便能夠順利采樣。電網端同理。</p><p><b>　　4.1.4 流程圖</b></p><p>　　圖4.1.4 降壓模塊流程圖</p><p><b>　　4.2 濾波模塊</b></p><p>　　4.2.1 模塊電路圖</p>&l

47、t;p>　　圖4.2.1 濾波模塊電路圖</p><p>　　4.2.2 模塊目的</p><p>　　由于發(fā)電機發(fā)出的電壓含有各種諧波。這種質量的電壓，不利于對電壓信號的各種數據的采集。故為了信號數據的采集和存儲的完成，更便于單片機中的A/D轉換的順利完成。發(fā)電機發(fā)出的電壓需經過濾波處理，這樣就能使電壓信號有一個合適的幅值和單一的正弦波。</p><p>&

48、lt;b>　　4.3 電源模塊</b></p><p>　　4．3.1 模塊電路圖</p><p>　　圖4.3.1 電源模塊電路圖</p><p>　　4.3.2 模塊目的</p><p>　　該模塊用于將生活用電AC220V轉化為單片機所需電源DC5V。</p><p><b>　　4.

49、3.3流程圖</b></p><p>　　圖4.3.4 電源模塊流程圖</p><p>　　4.4 波形轉換模塊</p><p>　　4.4.1 模塊電路圖</p><p>　　圖4.4.1 頻率波形轉換模塊電路圖</p><p>　　圖4.4.2 電壓波形轉換模塊電路圖</p><p&

50、gt;　　4.4.2 模塊目的</p><p>　　該模塊的存在是為了對電壓和頻率（模擬量）波形進行轉換，轉換成方波</p><p>　　4.4.3 模塊說明</p><p>　　此模塊是把波形轉換為方波以便于單片機的邏輯對比</p><p><b>　　4.5顯示模塊</b></p><p>　

51、　4.5.1 模塊電路圖</p><p>　　圖4.6.1 顯示模塊電路圖</p><p>　　4.5.2 模塊目的</p><p>　　顯示模塊旨在顯示當前發(fā)電機端電壓、頻率以及電網電壓、頻率的數值。</p><p><b>　　4.5.3 流程圖</b></p><p>　　圖4.6.4 顯

52、示模塊流程圖</p><p>　　4.6 信號指示燈模塊</p><p>　　4.6.1 模塊電路圖</p><p>　　圖4.6.1 發(fā)光二極管電路圖</p><p>　　4.6.2 模塊目的</p><p>　　信號指示燈模塊旨在顯示當前系統(tǒng)是否已達到合閘標準。</p><p>　　4.6.

53、3 模塊說明</p><p>　　該模塊由5個發(fā)光二極管并聯(lián)組成。其中，D1、D2、D3、D4四支發(fā)光二極管燈亮，分別表明、、、，即分別需對發(fā)電機進行增速、減速、增磁、減磁操作，以使得發(fā)電機與電網之間無頻率差及電壓差。若D1~D4都熄滅而D5亮，則說明當前符合合閘要求，可合閘將發(fā)電機并入電網運行。</p><p><b>　　4.6.4 流程圖</b></p&g

54、t;<p>　　圖4.6.4 發(fā)光二極管模塊流程圖</p><p><b>　　4.7 儲存部分</b></p><p>　　4.7.1 模塊電路圖</p><p>　　圖4.7.1 儲存模塊電路圖</p><p>　　4.7.2 模塊目的</p><p>　　該模塊主要為80C19

55、6單片機存儲指令、數據。</p><p>　　4.7.3 模塊說明</p><p>　　在該模塊單片機外接的芯片有74LS373，74LS138，2764，74LS373芯片是373為三態(tài)輸出的八D透明鎖存器。74LS138 為3 線－8 線譯碼器。2764芯片是8k*8EPROM,這樣便有充足的存儲空間存放程序代碼.。</p><p>　　現(xiàn)將地址空間分配如下：8

56、096芯片內部RAM用于存放隨機數據，地址2080H~23FFH存放主程序代碼，2400H~27FFH存放頻率測量程序代碼，2800H~2BFFH存放相角差測量程序代碼，2C00H~2FFFH存放電壓差測量程。</p><p><b>　　5.系統(tǒng)軟件設計</b></p><p>　　5.1軟件程序設計思路</p><p>　　本次設計的數字式

57、準同期并列裝置借助于單片機高速處理數據并完成控制的能力，利用編制的程序在硬件配合下實現(xiàn)發(fā)電機的并列操作，因此軟件程序設計在本次裝置設計中占有十分重要的地位，程序流程細節(jié)的編制因人而異，無標準可行。</p><p>　　我們這次程序軟件設計的思路是，裝置啟動后，對主要部件進行初始化，然后開始工作，啟動A/D轉換，利用交流采樣測量發(fā)電機以及電網對應的某一相相電壓幅值，并儲存，轉而計算電壓差，在電壓差滿足并列條件的基礎

58、上，我們再進行頻率差檢測，頻率差檢測利用8096單片機內部的高速輸入HSI配合內部定時計數器T1測量，其基本原理是將整形后方波信號的上跳變時刻以及下跳變時刻存儲，同時記錄T1上、下跳變時刻計數值以及溢出次數，從而計算得到方波周期，進而得到發(fā)電機或電網電壓的頻率，繼而得到頻率差，在頻率差不滿足并網要求時，使相應增速或減速信號燈亮滅來告訴操作人員如何操作，在頻率差滿足并網要求時，進行相角差檢測。</p><p>　　

59、相角差測量的程序設計原理和頻率測量一致，可調用編制好的相同的子程序測量，由于相角差是時刻變化的，所以相角差的測量要持續(xù)進行，當檢測到相角差變小時，推算在恒定越前時間合閘下的理想合閘相角差，然后等待最佳合閘時機，最后發(fā)出合閘信號。圖5.2.1 主程序流程圖</p><p>　　5.2 測量頻率差的流程圖</p><p>　　圖5.2.2 測量頻率差的流程圖</p><p&

60、gt;　　5.3 測量電壓差的流程圖</p><p>　　圖5.2.2 測量電壓差的流程圖</p><p><b>　　6.參考文獻</b></p><p>　　1、王福瑞等. 《單片微機測控系統(tǒng)設計大全》 北京航空航天大學出版社，1999</p><p>　　2、孫涵芳 《Intel 16位單片機》 北京航空航天大學出

61、版社，1999</p><p>　　3、汪建等 《MCS-96系列單片機原理及應用技術》 華中科技大學出版社，2004</p><p>　　4、沈紅衛(wèi) 《單片機應用系統(tǒng)設計實例與分析》 北京航空航天大學出版社，2003</p><p>　　5、程軍 《Intel 80C196單片機應用實踐與C語言開發(fā)》 北京航空航天大學出版社，2001</p><

62、;p>　　張曉英等. .基于單片機和CPLD的同步發(fā)電機自動準同期裝置設計.電力自動化設備, 2007</p><p><b>　　7.心得體會</b></p><p>　　對于自動準同期裝置的研究是一個很大和不斷持續(xù)的課題，本設計的工作只是其中一部分，有些地方可以得到進一步改進。硬件部分如果采用雙微機結構，將能進一步提高系統(tǒng)的穩(wěn)定性和并網的可靠性。軟件部分，交

63、流采樣算法和同期點的預測算法等還需要不斷地研究和改進，某些模塊的程序也需要進一步完善。</p><p>　　隨著電網并網要求的提高和新技術的出現(xiàn)，同期裝置也會不斷的進行更新和發(fā)展，將會出現(xiàn)精度更高，速度更快，功能更全的同期裝置。</p><p>　　在本次單片機課程設計之前我們就已經學習了96系列單片機的基礎知識，對于96系列單片機的結構、作用、內部程序等概念有一定的理解，但對于接口、中斷

64、等概念的理解都相對模糊，對于單片機的總體運作更是一知半解。</p><p>　　在這次課程設計中，大量地運用到接口等知識，我通過翻閱文獻、上網查詢資料、向老師請教、與同學討論等多種方法，克服了設計過程中所遇到的各種困難，最終按時完成了任務。</p><p>　　但在總體看來，該份課程設計報告還有很多需要優(yōu)化，需要修改的部分，軟件編程部分也需要大量的補充。希望在日后的學習中，強化基礎知識，更

65、好地完善該報告。</p><p><b>　　8.致謝：</b></p><p>　　在為期2周的課程設計的完成過程中，我們的指導老師xx老師經常能在百忙之中抽出空來，為我們的疑問答疑解難，為我們指點迷津。在此，允許我再一次向我們的指導老師xx老師致謝。與此同時，我也必須感謝我的組員，我們在課程設計過程中分工合作，配合默契。</p><p>&

66、lt;b>　　9.附錄</b></p><p><b>　　9.1總體電路圖</b></p><p><b>　　9.2程序清單</b></p><p><b>　　軟件程序</b></p><p>　　AL EQU 20H　</p><

67、;p>　　AH EQU 21H　</p><p>　　BL EQU 22H　</p><p>　　BH EQU 23H　</p><p>　　CL EQU 24H　</p><p>　　CH EQU 25H　</p><p>　　DL EQU 26H　</p><p&g

68、t;　　DH EQU 27H　</p><p>　　EX EQU 28H　</p><p>　　FX EQU 2AH　</p><p>　　GX EQU 2CH　</p><p>　　HX EQU 2EH　</p><p>　　FREQA EQU 30H　</p><p>

69、;　　FREQB EQU 34H　</p><p>　　ORG 2080H　</p><p>　　START: LD EX, #0000H　</p><p>　　LDB AD_COMMAND, #0CH　 啟動A/D通道4</p><p>　　NOP 延時8個狀態(tài)周期</p><p&g

70、t;<b>　　NOP　</b></p><p>　　ADBUSY: JBS AD_RESULT, 3, ADBUSY　 ；判斷A/D轉換是否完成</p><p>　　LDB AH, AD_RSULT_HI　 </p><p>　　LDB AL, AD_RESULT_LO　　　 ；電網電壓Ｕｘ的ＡＤ轉換</p>

71、<p>　　ST AX, 　　　　　　??；將Ｕｘ存儲入外部芯片1并顯示</p><p>　　LD FX, #0800H　</p><p>　　LDB AD_COMMAND, #0DH　 ； 啟動A/D通道5</p><p>　　NOP ； 延時8個狀態(tài)周期</p><

72、p><b>　　NOP</b></p><p>　　ADBUSY1: JBS AD_RESULT, 3, ADBUSY1　 ；判斷A/D轉換是否完成</p><p>　　LDB BH, AD_RSULT_HI　</p><p>　　LDB BL, AD_RESULT_LO　　　 ；發(fā)電機ＵG的ＡＤ轉換</p>&

73、lt;p>　　ST BX, 　　　　　　??；將ＵG存儲入外部芯片2并顯示</p><p>　　CMP BX, AX 　　　　　　　 ；比較Ｕｘ，ＵG</p><p><b>　　JH TAB1</b></p><p>　　JE TAB2　　　　　　　　　　??；電壓滿足并網條件</p><p>　　

74、LDB PORT2， #01H 　　　　　 ；ＵG小于Ｕｘ燈1亮</p><p>　　SJMP START　</p><p>　　TAB1: LDB PORT2, #00H 　　　　??；ＵG大于Ｕｘ燈0亮</p><p>　　SJMP START　　　　　　　　</p><p><b>　　CLR AX　&l

75、t;/b></p><p><b>　　CLR BX　</b></p><p>　　TAB2： LDB HSI_MODE,#03H ；置工作方式3,脈沖的正、負跳均為觸發(fā)事件</p><p>　　LDB IOC0,#00H ；選擇HSI.0引腳</p><p>　　TESTA: JBC

76、 IOS1,7,TESTA ；查保持寄存器是否加載，若否，則重新查詢</p><p>　　LDB AL,HSI_STATUS ；讀取第一個事件狀態(tài)</p><p>　　LD BX,HSI_TIME ；讀取第一個事件的時間</p><p>　　TESTA1: JBC IOS1,7,TESTA1；查保持寄存器是否加載</p>

77、<p>　　LD CX,HSI_TIME ；讀取第二個事件的時間值</p><p>　　TESTA2: JBC IOS1,7,TESTA2　</p><p>　　LD DX,HSI_TIME ；讀取第三個事件的時間值</p><p>　　JBS AL,1,CALHI ；第一個事件發(fā)生時HSI.0為高電平則轉移</

78、p><p>　　SUB LTIMEA,CX,BX；計算低電平持續(xù)時間</p><p>　　SUB HTIMEA,DX,CX；計算高電平持續(xù)時間</p><p>　　SJMP GETPERA</p><p>　　CALHIA: SUB HTIMEA,CX,BX ；計算高電平持續(xù)時間</p><p>　

79、　SUB LTIMEA,DX,CX ；計算低電平持續(xù)時間</p><p>　　GETPERA: ADD PERIODA,HTIMEA,LTIMEA ；計算周期</p><p>　　LD FREQA, #0001H 　</p><p>　　DIV FREQA, PERIOD ； 計算電網的頻率 </p><p>

80、;　　LD GX, #1000H　</p><p>　　ST FREQA, 　 ；存儲電網的頻率</p><p><b>　　CLR AX　</b></p><p>　　LDB HSI_MODE,#03H ;置工作方式3,脈沖的正、負跳均為觸發(fā)事件</p><p>　　LDB IOC0,#04H

81、 ；選擇HSI.1引腳</p><p>　　TESTB: JBC IOS1,7,TESTB ；查保持寄存器是否加載，若否，則重新查詢</p><p>　　LDB AL,HSI_STATUS ；讀取第一個事件狀態(tài)</p><p>　　LD BX,HSI_TIME；讀取第一個事件的時間</p><p>　　TES

82、TB1: JBC IOS1,7,TESTB1；查保持寄存器是否加載</p><p>　　LD CX,HSI_TIME；讀取第二個事件的時間值</p><p>　　TESTB2: JBC IOS1,7,TESTB2　</p><p>　　LD DX,HSI_TIME；讀取第三個事件的時間值</p><p>　　JBS AL

83、,1,CALHI ；第一個事件發(fā)生時HSI.0為高電平則轉移</p><p>　　SUB LTIMEB,CX,BX；計算低電平持續(xù)時間</p><p>　　SUB HTIMEB,DX,CX；計算高電平持續(xù)時間</p><p>　　SJMP GETPERB</p><p>　　CALHIB: SUB HTIMEB,CX,BX

84、；計算高電平持續(xù)時間</p><p>　　SUB LTIMEB,DX,CX；計算低電平持續(xù)時間</p><p>　　GETPERB: ADD PERIODB,HTIMEB,LTIMEB；計算周期</p><p>　　LD FREQB, #0001H 　</p><p>　　DIV FREQB, PERIODB ; 計算發(fā)電機的

85、頻率 </p><p>　　LD HX, #1800H　</p><p>　　ST FREQB, ??；存儲發(fā)電機的頻率</p><p>　　CMP FREQB, FREQA ?。槐容^電網和發(fā)電機的頻率</p><p>　　JH TCD1　　　　　　??；發(fā)電機頻率大于電網頻率</p><p>　　J

86、E TCD2　　　　　　　；發(fā)電機頻率等于電網頻率</p><p>　　LDB PORT2， #21H　　?。话l(fā)電機頻率小于電網頻率，燈３亮</p><p>　　SJMP TAB2　</p><p>　　TCD1: LDB PORT2， #20H　　　；燈２亮</p><p>　　SIMP TAB2　　　　　　??；頻率不滿足，重新

87、檢測</p><p>　　TCD2: LDB AD_COMMAND, #0FH　</p><p><b>　　NOP</b></p><p><b>　　NOP</b></p><p><b>　　CLR AX　</b></p><p>　　ADB

88、USY3: JBS AD_RESULT, 3, ADBUSY4　</p><p>　　LDB AH, AD_RSULT_HI　</p><p>　　LDB AL, AD_RESULT_LO　　；相角差的ＡＤ轉換</p><p>　　CMP AX #0008H　　　　　??；相角差是否小于３度</p><p>　　JH TCD2

89、　　　　　　　　??；相角差不滿足，重新檢測</p><p>　　LDB HS0_COMMAND, #20H　?。幌嘟遣顫M足，發(fā)出合閘信號</p><p>　　ADD HSO_TIME, TIMER1, #0003H　</p><p>　　HERE:SJMP HERE　</p><p>　　END 　　　　　　　　　；結束