版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、<p> 電子技術(shù) 設(shè)計說明書</p><p> 題目: DDS信號源的設(shè)計 </p><p><b> 目 錄</b></p><p><b> 1 選題背景2</b></p><p><b> 1.1 背景2</b><
2、/p><p> 1.2 設(shè)計任務(wù)2</p><p><b> 2 方案論證2</b></p><p> 2.1 可選方案2</p><p> 2.2 方案比較3</p><p><b> 3 設(shè)計過程3</b></p><p> 3.
3、1 DDS的基本原理3</p><p> 3.2 基本參數(shù)確定4</p><p> 3.3 器件選擇4</p><p> 4 各單元電路及其工作原理4</p><p> 4.1頻率控制字產(chǎn)生電路4</p><p> 4.2相位累加及鎖存電路5</p><p> 4.3 正
4、弦函數(shù)表6</p><p> 4.4 D/A轉(zhuǎn)換電路7</p><p> 4.5 低通濾波電路8</p><p> 4.6 555脈沖產(chǎn)生電路8</p><p> 4.7 消抖電路9</p><p> 4.8 電源濾波9</p><p><b> 5 總原理圖
5、10</b></p><p> 6 元器件清單11</p><p><b> 7 結(jié)果分析11</b></p><p> 8 存在的問題及改進(jìn)意見12</p><p><b> 9 總結(jié)12</b></p><p><b> 參考文獻(xiàn)
6、14</b></p><p><b> 選題背景</b></p><p><b> 1.1 背景</b></p><p> 在電子技術(shù)日新月異的形勢下,信息技術(shù)隨之迅猛發(fā)展。信息是存在于客觀世界的一種事物現(xiàn)象,人們正是通過信息的獲取、存儲、傳輸和處理等來不斷認(rèn)識和改造世界的。而信號作為信息的載體,是指帶有
7、信息的隨時間或其他自變量變化的物理量或物理現(xiàn)象,信號時使用極為廣泛的基本概念,無論是在自然科學(xué)領(lǐng)域,還是在社會科學(xué)領(lǐng)域都存在大量的應(yīng)用研究問題。</p><p> 直接數(shù)字頻率合成(Direct Digital Synthesizer,簡稱:DDS)技術(shù)是一種新的全數(shù)字的頻率合成原理,它從相位的角度出發(fā)直接合成所需波形。這種技術(shù)由美國學(xué)者J.Tiercy,M.Rader和B.Gold于1971年首次提出,但限于
8、當(dāng)時的技術(shù)和工藝水平,DDS技術(shù)僅僅在理論上進(jìn)行了一些探討,而沒有應(yīng)用到實際中去。近30年來,隨著超大規(guī)模集成(Very Large Scale Integration,簡稱:VLSI)、復(fù)雜可編程邏輯器件(Complex Programmable Logic Device,簡稱:CPLD)、現(xiàn)場可編程門陣列(Field Programmable Gate Array,簡稱:FPGA)等技術(shù)的出現(xiàn)以及對DDS理論的進(jìn)一步探討,使得DDS
9、得到了飛速的發(fā)展。由于其具有頻率轉(zhuǎn)換快、分辨率高、頻率合成范圍寬、相位噪聲低且相位可控制的優(yōu)點(diǎn),因此,DDS技術(shù)常用于產(chǎn)生頻率快、轉(zhuǎn)換速度快、分辨率高、相位可控的信號,廣泛應(yīng)用于電子測量、調(diào)頻通信、電子對抗等領(lǐng)域。近年來,已有DDS技術(shù)的波形發(fā)生器陸續(xù)被研制、生產(chǎn)和投入應(yīng)用。</p><p><b> 1.2 設(shè)計任務(wù)</b></p><p> 設(shè)計一個簡單的DD
10、S正弦波信號發(fā)生器,有頻率增(UP)和頻率減(DOWN)兩個鍵,按UP時頻率步進(jìn)增加,按DOWN時頻率頻率步進(jìn)減小。具體要求如下:</p><p> 輸出信號的頻率范圍為100Hz~1500Hz,步進(jìn)為100Hz。</p><p> 要求輸出信號無明顯失真。</p><p><b> 發(fā)揮部分:</b></p><p&
11、gt; 可輸出矩形波和三角波;</p><p> 進(jìn)一步擴(kuò)大輸出信號范圍或減小步進(jìn)頻率。</p><p><b> 方案論證</b></p><p><b> 2.1 可選方案</b></p><p> 方案一:直接模擬合成法。</p><p> 直接模擬合成法利
12、用倍頻(乘法)、分頻(除法)、混頻(加法與減法)濾波,從單一或幾個參數(shù)頻率中產(chǎn)生多個所需的頻率。該方法頻率轉(zhuǎn)換時間快(小于100ns),但是體積大、功耗大。</p><p> 方案二:基于單片機(jī)完成設(shè)計</p><p> 利用單片機(jī)的課編程輸出,再配以相應(yīng)的外設(shè)電路即可實現(xiàn)理想波形的輸出。</p><p><b> 2.2 方案比較</b>
13、;</p><p> 方案一:采用傳統(tǒng)的硬件電路組合實現(xiàn),鍛煉學(xué)生對數(shù)模電知識的掌握能力,學(xué)以致用。但是其可靠性差、靈活性小、線路復(fù)雜。</p><p> 方案二:采用89C51單片機(jī)為核心實現(xiàn),單片機(jī)處理速度使DDS的頻率范圍非常有限,加上單片機(jī)本身端口較少,對于一個外部頻率選擇鍵盤輸入、ROM地址查表輸出以及LED數(shù)碼管顯示的系統(tǒng)來說,端口資源變得非常緊張。且現(xiàn)在對單片機(jī)知識掌握的
14、不是很好。</p><p> 考慮到這次課程設(shè)計也是對所學(xué)數(shù)模電知識及實際動手能力結(jié)合的一次考驗,且時間充足,題目要求較簡單,所以選擇方案二。</p><p><b> 設(shè)計過程</b></p><p> 3.1 DDS的基本原理</p><p> DDS的原理框圖如圖3-1所示。圖中相位累加器可在每一個時鐘周期
15、來臨時將頻率控制字(TUNING WORD)所決定的相位增量M累加一次,如果記數(shù)大于,則自動溢出,而只保留后面的N位數(shù)字于累加器中。正弦查詢表ROM用于實現(xiàn)從相位累加器輸出的相位值到正弦幅度值的轉(zhuǎn)換,然后送到DAC中將正弦幅度值的數(shù)字量轉(zhuǎn)變?yōu)槟M量,最后通過濾波器輸出一個很純凈的正弦波信號?;驹砣鐖D3-1: </p><p> 由于相位累加器是N比特的模2加法器,正弦查詢表ROM中存儲一個周期的正弦波幅度量
16、化數(shù)據(jù),所以頻率控制字M取最小值1時,每個2n時鐘周期輸出一個周期的正弦波。所以此時有f0=fc/2n, 式中f0為輸出信號的頻率,fc為時鐘頻率,n為累加器的位數(shù)。</p><p> 更一般的情況,頻率控制字是m時,每2n /m個時鐘周期輸出一個周期的正弦波。所以此時有:f0=(m×fc)/ 2n,式中f0為輸出信號的頻率,fc為時鐘頻率,n為累加器的位數(shù),m為頻率控制字。這個是DDS系統(tǒng)最基本的公
17、式之一。由此可以得出:</p><p> 輸出信號的最小頻率(分辨率)為:f0min= fc / 2n</p><p> 輸出信號的最大頻率為:f0max=(Mmax×fc)/ 2n </p><p> DAC 每信號周期輸出的最少點(diǎn)數(shù)為:K=2n / Mmax</p><p> 當(dāng) N 比較大時,對于很大范圍內(nèi)的 M 值,
18、DDS系統(tǒng)都可以在一個周期內(nèi)輸出足夠的點(diǎn),保證輸出波形失真很小。</p><p> 3.2 基本參數(shù)確定</p><p> 本次課程設(shè)計選用8位的相位寄存器,即N取8。則可以算出響應(yīng)的參數(shù):</p><p> Fc= f0min×2n=100HZ×28=25.6KHZ </p><p> 頻率控制字為從1~15&l
19、t;/p><p><b> 3.3 器件選擇</b></p><p> 1)需要產(chǎn)生15個不同的頻率控制字,則選用16可逆計數(shù)器74LS193</p><p> 2)相位累加器采用加法器與寄存器結(jié)合的方式,選用市面常用的74LS283兩片級聯(lián)成八位加法器,寄存器選用8為寄存器74HC574。</p><p> 3)存
20、放正弦函數(shù)表采用可電擦除的E2PROM,本次選用AT29C512。</p><p> 4)D/A轉(zhuǎn)化器采用市面常見的DAC0832。同時選用與DAC0832配合使用的運(yùn)算放大器NE5532。</p><p> 各單元電路及其工作原理</p><p> 4.1頻率控制字產(chǎn)生電路</p><p> 如圖4-1,使用十六進(jìn)制可逆計數(shù)器74L
21、S193產(chǎn)生0~15的頻率控制字,預(yù)置數(shù)的四個腳(15、1、10、9腳)統(tǒng)一置低電平(接地),預(yù)置數(shù)腳(11腳)接高電平,計數(shù)增和計數(shù)減(5腳和4腳)分別接兩個按鍵,復(fù)位端(14腳)接如圖復(fù)位電路,輸出端(3、2、6、7腳)接到下一級電路,進(jìn)位和借位端(12腳和13腳)不接。此電路可以通過按鍵來使輸出端產(chǎn)生想要的頻率關(guān)鍵字。</p><p> 4.2相位累加及鎖存電路</p><p>
22、 如圖4-2,此電路中的74LS283為四位二進(jìn)制超前進(jìn)位全加器,不能滿足設(shè)計要求,可以通過兩片組合成八位加法器,如圖把U2的進(jìn)位端輸出(9腳)接到U3的進(jìn)位輸入端(7腳)即可。U2的A輸入端接上級電路的四位輸出,U3的A輸入端接低電平。兩片分別四位輸出組合成八位輸出接到八位寄存器74LS574的輸入端,再從寄存器的八位輸出端反接回來到U2和U3的B輸入端,這樣就形成了相位累加的過程,其中可以通過寄存器74LS574的時鐘控制端(11腳
23、)的頻率來控制累加的快慢。此時可以在寄存器的輸出端的各個管腳上測得不同頻率的方波。如圖4-3:</p><p><b> 4.3 正弦函數(shù)表</b></p><p> 存放正弦函數(shù)表的器件選擇可電擦除的E2PROM,它為存儲容量: 512 KB。其接線如圖4-4,共十六位輸入,去其低八位作為相位尋址線,共給片內(nèi)寫入256個正弦函數(shù)點(diǎn)供氣查詢輸出。其他腳接低電平。如
24、圖4-5,正弦函數(shù)表為:</p><p> 4.4 D/A轉(zhuǎn)換電路</p><p> 如圖4-6,D/A轉(zhuǎn)換選擇的是通用的DAC0832,并采用其經(jīng)典接法與運(yùn)放相接,其中八位數(shù)字量輸入端接上級E2PROM的八位輸出,IOUT1和IOUT2接運(yùn)算放大器將電流量轉(zhuǎn)換成電壓量,最終從運(yùn)放的1腳輸出。此時即可測得正弦波。如圖4-7:</p><p> 4.5 低通濾波
25、電路</p><p> 如圖4-8,從運(yùn)放輸出的信號中含有許多噪聲信號,根據(jù)設(shè)計要求可以采用低通濾波器來濾除輸出信號中的高頻分量。</p><p> 4.6 555脈沖產(chǎn)生電路</p><p> 電路中給定C4用陶瓷電容102,C5用陶瓷電容103,需要的輸出方波的頻率為f=25.6KHZ,則:T=1/f=0.039×10-3s</p>
26、<p> 需要占空比為q=50%的方波,即R6=R5</p><p> C4=10×102pF=10-9F</p><p> T=T1+T2=(R5+2R6)Cln2=0.039×10-3</p><p> 可以推得:R5=R6=(0.039×10-3)/(3×10-9×0.69)=18.8KΩ&
27、lt;/p><p><b> 4.7 消抖電路</b></p><p> 由于按鍵存在機(jī)械抖動,導(dǎo)致電平出現(xiàn)抖動從而使計數(shù)器的計數(shù)出現(xiàn)抖動跳變,多以需要對按鍵加上消抖電路。</p><p><b> 4.8 電源濾波</b></p><p> 整個電路是由直流學(xué)生電源供電,而電路本身會對電源的輸
28、出造成影響,在實際電路中的表現(xiàn)就是會使電路的輸出出現(xiàn)抖動。加上電源濾波后可以有效的改善這一點(diǎn)。</p><p><b> 總原理圖</b></p><p><b> 元器件清單</b></p><p><b> 結(jié)果分析</b></p><p> 在Proteus中的仿
29、真結(jié)果如圖7-1: </p><p> 可以通過按鍵調(diào)整輸出正弦波的頻率,可以從100HZ到1500HZ之間的調(diào)整,步進(jìn)為100,幅度可在2.5V到3V。</p><p> 當(dāng)UP鍵按下時頻率加100HZ,當(dāng)DOWN鍵按下時頻率減100HZ,復(fù)位鍵按下時頻率為0HZ。電路實測效果良好,達(dá)到設(shè)計要求。</p><p> 存在的問題及改進(jìn)意見</p>
30、<p> 這個設(shè)計方案原理比較簡單,元器件不太多,實現(xiàn)起來也不算太難。存在的問題就是輸出的信號不夠強(qiáng),帶負(fù)載能力不強(qiáng),當(dāng)在其后加上負(fù)載時,輸出特性就會發(fā)生改變。如果在后面再加上一級功率放大電路,效果可能會好一些。由于時間原因,后級的功放未能做。</p><p> 還有一個問題就是還可以再繼續(xù)完成發(fā)揮部分的題目要求,即輸出方波和三角波。理論上可以通過增加一個滯回比較器實現(xiàn)正弦波轉(zhuǎn)方波,再給后面添加一
31、個積分運(yùn)算電路即可實現(xiàn)方波再轉(zhuǎn)三角波。當(dāng)然也可以選擇在E2PROM中存入方波和三角波的函數(shù)表即可實現(xiàn)方波和三角波的輸出。但是由于時間原因,發(fā)揮部分的電路沒有連接。</p><p><b> 總結(jié)</b></p><p> 這次的課程設(shè)計終于完成了,我從拿到題目到開始構(gòu)思方案再到整個作品的完成歷經(jīng)了兩個多月,這對于一個數(shù)電類的課程設(shè)計來說拖的時間太長了,但是我是第一
32、次完完整整的設(shè)計、焊接、調(diào)試一個電路,在此期間經(jīng)歷了一個新手應(yīng)該經(jīng)歷的大部分問題,并順利解決了問題??偟膩碚f還是收獲不少。</p><p> 我拿到這個題目的時候還不知道DDS為何物,上網(wǎng)查了一下了解其基本原理后才開始查資料,整理方案。這些前期的準(zhǔn)備工作就用了一個周。焊接的時候,我沒有一次性全部焊完,而是焊完一個單元電路就檢測一次,由于是數(shù)電部分比較多,所以各級檢測起來都相對比較容易。一直到最后整板的完成。全部
33、焊接好了之后出現(xiàn)的問題一是抖動,二是用示波器檢測時示波器上頻率的度數(shù)不對。就這兩個問題耗了我好長時間。</p><p> 由于剛開始焊的時候沒有焊接555電路,而是直接用信號源給的脈沖信號,引入的干擾比較大,導(dǎo)致示波器度數(shù)完全不對,自己搭建555電路產(chǎn)生脈沖信號接上后,示波器上就可以讀出數(shù)值了。這個原因我覺得和電源濾波的原理比較相似,也是由于電路對脈沖信號源的輸出造成了影響,噪聲信號一直到了最后的輸出,所以示波
34、器上檢測的可能是其他分量的頻率。剛開始我們也沒有消抖電路,整板焊完后再焊上的,但還是一直能達(dá)到理想的效果。后來決定重焊。第一次焊的時候?qū)Ь€比較亂,查線也不好查,在第二次焊的時候我走線都非常用心,布線整整齊齊。焊接好之后還是有抖動,請教老師之后果斷加上電源濾波,效果立馬就好了。至此,所遇到的大問題才算解決。</p><p> 這個題目雖然屬于數(shù)電類,但是在消抖,濾波的地方也用到了模電知識,我的感覺就是對電容的理解
35、把握越好就越順手。電容在里面起到了至關(guān)重要的作用。</p><p> 通過這次課程設(shè)計,再一次把我們只學(xué)課本,缺乏動手的問題暴漏了出來,實踐需要理論的指導(dǎo),但是理論也需要實踐的鞏固,二者要兼顧。作為一名大學(xué)生,這是必備的素質(zhì)。在以后的學(xué)習(xí)中要多的去動手做一些東西,一次來提高自己的動手能力并鞏固知識。</p><p><b> 參考文獻(xiàn)</b></p>
36、<p> 【1】閻石.數(shù)學(xué)電子技術(shù)基礎(chǔ).清華大學(xué).高等教育出版社.2006</p><p> 【2】康華光.電子技術(shù)基礎(chǔ)(模擬部分).華中科技大學(xué). 高等教育出版社.2006 </p><p> 【3】馬全喜.電子元器件與電子實習(xí).機(jī)械工業(yè)出版社.2006</p><p> 【4】何杜成、袁躍進(jìn).電機(jī)-光電顯示-改進(jìn)應(yīng)用電路.山東科學(xué)技術(shù)出版社.
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于DDS技術(shù)的程控信號源設(shè)計.pdf
- 基于fpga的dds信號源設(shè)計
- 基于DDS技術(shù)的實用信號源設(shè)計.pdf
- 電子技術(shù)課程設(shè)計
- 基于dds的信號源設(shè)計論文資料
- 基于DDS技術(shù)的高精度信號源設(shè)計.pdf
- 基于DDS技術(shù)的多波形信號源設(shè)計.pdf
- 基于dds的信號源設(shè)計開題報告
- 基于dds的信號源設(shè)計開題報告
- 基于DDS的雷達(dá)信號源設(shè)計.pdf
- 基于fpga的簡易dds信號源設(shè)計
- 基于dds信號源的設(shè)計[開題報告]
- 模擬電子技術(shù)課程設(shè)計
- 電子技術(shù)課程設(shè)計報告
- 電子技術(shù)課程設(shè)計 --電子秒表
- 課程設(shè)計---簡易低頻信號源的設(shè)計
- 基于FPGA的DDS信號源的設(shè)計.pdf
- 數(shù)字電子技術(shù)課程設(shè)計
- 模擬電子技術(shù)課程設(shè)計
- 電子技術(shù)課程設(shè)計題目
評論
0/150
提交評論