外文翻譯--基于labview的先進(jìn)儀器系統(tǒng)

1、<p>　　基于LabVIEW的先進(jìn)儀器系統(tǒng)</p><p>　　4.6 通用信號調(diào)理功能</p><p>　　無論所使用的傳感器或換能器是什么類型，適當(dāng)?shù)男盘栒{(diào)節(jié)設(shè)備可以提高該系統(tǒng)的質(zhì)量和性能。信號調(diào)理功能對所有類型的信號都非常有用，包括放大，濾波和隔離信號。</p><p><b>　　4.6.1擴(kuò)增</b></p>

2、<p>　　不必要的噪音對基于PC的數(shù)據(jù)采集系統(tǒng)的測量精度是一場浩劫。信號調(diào)理放大電路，它適用于電腦機(jī)箱外，并靠近信號源的增益，可以提高測量的分辨率和有效地減少噪聲的影響。一個放大器，不論位置是直接接在DAQ板卡或者是基于外部信號條件，都可以在ADC信號轉(zhuǎn)換為數(shù)字值之前獲得增益小信號。升壓輸入信號盡可能多的利用ADC的輸入范圍。然而，許多傳感器產(chǎn)生的電壓輸出信號是毫伏甚至微伏的量級。這些低級的模擬信號可以直接在DAQ板卡放大

3、，也可以從信號導(dǎo)線或電腦機(jī)箱內(nèi)放大任何選擇的噪音信號。當(dāng)輸入信號小到微伏，這個噪聲會淹沒了信號本身，就會導(dǎo)致無意義的數(shù)據(jù)。</p><p>　　為減少對信號系統(tǒng)噪聲影響的簡單方法是對盡可能靠近源的信號進(jìn)行放大，在可能會損壞信號的噪音進(jìn)入導(dǎo)線或電腦機(jī)箱之前，提高模擬信號的電壓高于噪音信號。例如，一個J型熱電偶輸出一個級別非常低的以50μV/℃改變電壓值的信號。</p><p>　　4.6.2

4、過濾和平均</p><p>　　過濾器是用來屏蔽在一定頻率范圍內(nèi)不必要的噪音。許多系統(tǒng)將展出來自源60Hz的周期性噪聲等組件作為電源或動作。低通濾波器信號調(diào)理電路可以消除不需要的高頻分量。但是，一定要慎重選擇濾波器的帶寬，這樣信號的響應(yīng)時間</p><p>　　可以不受影響。盡管許多信號調(diào)節(jié)器包括低通噪聲濾波器可以消除不必要的噪音，但還要采取另外的預(yù)防措施，即使用軟件平均法去除額外的噪聲。

5、</p><p>　　軟件平均法是數(shù)字濾波獲取讀數(shù)簡單而有效的方法；對于所需的每個數(shù)據(jù)點(diǎn)，數(shù)據(jù)采集系統(tǒng)采集和平均多個電壓讀數(shù)。例如，一個常見的方法是獲取100點(diǎn)，為每個需要的測量量取平均值。</p><p><b>　　4.6.3隔離</b></p><p>　　數(shù)據(jù)采集系統(tǒng)的接地不當(dāng)是測量問題和損壞DAQ板卡最常見的原因。隔離信號調(diào)節(jié)器可以通

6、過將信號從源到測量設(shè)備通過沒有電或物理連接來防止這些大部分問題。隔離中斷接地環(huán)路，屏蔽高共模電壓，并保護(hù)昂貴的數(shù)據(jù)采集儀器。對于電路隔離的常用方法包括使用光學(xué)，磁或容性隔離器。磁性和電容隔離調(diào)制信號將電壓轉(zhuǎn)換成頻率。</p><p>　　頻率沒有直接的物理連接傳輸，在不被轉(zhuǎn)換為電壓值之前，可以跨越一個變壓器或電容器。該電壓被稱為普通電壓。如果使用一個單端測量系統(tǒng)，如圖4.27所示，測得的電壓包括從所需信號，VS，

7、以及來自額外的接地電流系統(tǒng)中的共模電壓VG。</p><p>　　如果一個數(shù)據(jù)采集板卡在具有差動輸入的情況下，可屏蔽一些典型地高達(dá)12V的共模電壓。然而，更大的地電位差，或接地回路，會損害未受保護(hù)的數(shù)據(jù)采集設(shè)備。</p><p><b>　　4.6.4復(fù)用</b></p><p>　　信號調(diào)理器配備信號多路復(fù)用器，可以有效地擴(kuò)大輸入/輸出（I/

8、 O）的插入式DAQ板卡的能力。典型的插入式DAQ板卡有8-16個模擬輸入和8-24的數(shù)字I / O線。外部多路復(fù)用器可以增加插件板上的I / O容量為數(shù)百甚至上千個頻道。</p><p>　　模擬輸入多路復(fù)用器采用固態(tài)繼電器或開關(guān)順序切換，或掃描。多路模擬輸入信號送到數(shù)據(jù)采集板卡的通道。</p><p>　　4.6.5數(shù)字信號調(diào)理</p><p>　　數(shù)字信號需要

9、信號調(diào)理的外圍設(shè)備直接與DAQ板卡連接信號。但在研究和工業(yè)環(huán)境中直接連接不是一個很好的做法，因?yàn)榇蟮碾妷杭夥寤虼蠊材ｋ妷捍嬖诘目赡苄裕珼AQ板卡沒有某種類型的隔離數(shù)字信號。有些信號調(diào)理模塊和電路板光學(xué)隔離數(shù)字量I/ O信號，以消除這些問題。數(shù)字I/ O信號可以控制機(jī)電或固態(tài)繼電器切換負(fù)載，如螺線管，照明燈，電動機(jī)，等等。固態(tài)繼電器也可以用來檢測高電壓場信號，并將其轉(zhuǎn)換成數(shù)字信號。</p><p><b>

10、;　　4.6.6脈沖操作</b></p><p>　　單個脈沖可以被用于樣品的可變電容器，例如在微型計(jì)算機(jī)等讀出脈沖，或可以用于脈沖串。這種方法可以用于更簡單的電子設(shè)備，但將有較高的噪音。</p><p>　　4.6.7基于PC數(shù)據(jù)采集系統(tǒng)的信號調(diào)理系統(tǒng)</p><p>　　在本節(jié)討論的信號調(diào)理功能是在產(chǎn)品中實(shí)現(xiàn)不同類型信號的調(diào)理。這些產(chǎn)品涵蓋了非常廣泛

11、的價值和能力。例如，美國國家儀器公司的SC-207X系列終端板使用了熱電偶溫度傳感器與易于除去電流測量電阻的絲印組件位置的實(shí)驗(yàn)布線區(qū)，簡單的電阻 - 電容（RC）濾波器和其它的信號調(diào)理電路。</p><p>　　信號調(diào)理的5B系列I / O模塊針對特定類型的傳感器或信號。多達(dá)16個I/ O模塊可以安裝在背板，并直接將模塊連接到插入式DAQ板卡。對于外部信號復(fù)用，AMUX-64T模擬多路復(fù)用器板擴(kuò)展I / O多功能

12、板卡的模擬輸入功能多達(dá)256個通道。AMUX-64T還包括一個溫度傳感器和com-分量的位置。SCXI產(chǎn)品線結(jié)合復(fù)用模塊的信號調(diào)節(jié)的靈活性，可擴(kuò)展性，構(gòu)成是一個信號調(diào)節(jié)系統(tǒng)。</p><p>　　4.6.8 SCXI信號調(diào)理</p><p>　　在LabVIEW中，信號調(diào)理擴(kuò)展儀器（SCXI）是一個信號調(diào)理和前端插入式DAQ板卡儀器。SCXI系統(tǒng)包含的SCXI機(jī)箱容納一個或復(fù)用多個信號調(diào)理

13、模塊，放大，隔離，條件模擬和數(shù)字信號。該SCXI系統(tǒng)將調(diào)理后的信號通過一個單一的插入式DAQ板直接采集到PC。各種SCXI模塊有不同的信號調(diào)理功能。</p><p>　　例如，SCXI-1120模塊是一個8通道隔離放大器模塊。每個輸入通道包括隔離放大器，最高可達(dá)2,000的增益和低通濾波器可配置為4赫茲或10kHz時的增益。SCXI-1121模塊是一個四通道隔離放大器模塊，也有四個通道激勵。用戶可以為電壓或電流設(shè)

14、定每個激勵通道。該模塊還包括完成應(yīng)變計(jì)測量半橋電路。對于SCXI模塊接線端子包括熱電偶溫度傳感器冷端補(bǔ)償。</p><p>　　信號調(diào)理連接器（SCC）系列是一個模塊化便攜式信號調(diào)理系統(tǒng)。SCC包括單通道和雙通道信號調(diào)理模塊，內(nèi)置信號連接器。例如，SCC-TC02提供了放大，濾波，冷端補(bǔ)償和一個方便的迷你熱電偶輸入插頭連接器。SCC模塊的任意組合可以安裝到一個SCC的載體或背板，如SC-2345。SC-2345最

15、多可容納18個SCC模塊和電纜直接接到E系列DAQ板卡或模塊。</p><p>　　信號調(diào)理是一個完整的基于PC的數(shù)據(jù)采集系統(tǒng)的重要組成部分。連接信號調(diào)理的傳感器有許多功能，如熱電偶，RTD，應(yīng)變計(jì)和電流輸出設(shè)備到基于PC的DAQ板卡。對于因功能，如放大，隔離和濾波的任何類型的測量中使用的傳感器，信號調(diào)節(jié)提高了測量的準(zhǔn)確度，有效性和安全性。NI的SCXI產(chǎn)品線可以提供信號調(diào)理和儀器前端所需的基于PC的數(shù)據(jù)采集系統(tǒng)

16、。</p><p>　　4.7模擬到數(shù)字控制器</p><p>　　如果傳感器設(shè)備本身是數(shù)字的，那連接數(shù)字電路來感應(yīng)設(shè)備很簡單。由于其信號的開/關(guān)性質(zhì)，開關(guān)，繼電器，以及編碼器很容易地與門電路連接。然而，涉及到模擬設(shè)備時，接口變得復(fù)雜得多。以電子設(shè)備將許多模擬信號轉(zhuǎn)換成數(shù)字（二進(jìn)制），有些結(jié)構(gòu)是必要的，并且反之亦然。一個模擬-數(shù)字轉(zhuǎn)換器，或ADC，執(zhí)行前一個任務(wù)的同時數(shù)字-模擬轉(zhuǎn)換器，或D

17、AC，執(zhí)行后者。一個ADC輸入一個模擬電信號，例如電壓或電流，并輸出一個二進(jìn)制數(shù)。以方框圖的形式，它可以表示為如圖4.28所示。</p><p>　　4.7.1了解積分型ADC</p><p>　　積分型ADC提供高分辨率的A / D轉(zhuǎn)換，具有良好的噪聲抑制。這些ADC非常適用于數(shù)字化的低帶寬信號，并應(yīng)用在如數(shù)字萬用表和儀表盤的使用。它們通常包括液晶顯示或LED驅(qū)動器，可單獨(dú)應(yīng)用無微控制器

18、的主機(jī)。以下部分說明集成ADC的工作方式。討論包括單，雙和多斜率轉(zhuǎn)換。此外，還會深入討論分析整合結(jié)構(gòu)。</p><p>　　最后，對其他ADC結(jié)構(gòu)的比較，將有助于對集成ADC的理解和選擇。集成的模擬-數(shù)字轉(zhuǎn)換器（ADC）提供高分辨率，并能提供良好的線路頻率和噪聲抑制。在開始就無處不在的7106，這些轉(zhuǎn)換已經(jīng)存在了相當(dāng)長的一段時間。積分體系結(jié)構(gòu)提供了一種新穎和簡單的方法，以一個低帶寬的模擬信號變換成它的數(shù)字表示。這

19、些類型的轉(zhuǎn)換器通常包括內(nèi)置驅(qū)動LCD或LED顯示器，并發(fā)現(xiàn)被應(yīng)用在許多便攜式儀器，包括數(shù)字面板表及數(shù)字萬用表。</p><p><b>　　單斜率ADC結(jié)構(gòu)</b></p><p>　　積分ADC最簡單的形式采用單斜率結(jié)構(gòu)（圖4.31a，b所示）。這里，一個未知的輸入電壓被集成，其值與已知的參考值進(jìn)行比較。積分器跳閘比較器需要的時間與未知電壓（VINT/ VIN）成正

20、比。在這種情況下，已知的基準(zhǔn)電壓必須是穩(wěn)定的和精確的，以保證測量的精度。</p><p>　　這種方法的一個缺點(diǎn)是，精度也依賴于積分器的R和C值的公差。因此，在生產(chǎn)環(huán)境中，每個組件的值略有差異就會改變轉(zhuǎn)換結(jié)果并且非常難以實(shí)現(xiàn)測量的可重復(fù)性。為了克服這個敏感的元件值，使用雙斜率積分體系結(jié)構(gòu)。</p><p><b>　　雙斜率ADC結(jié)構(gòu)</b></p>&

21、lt;p>　　雙斜率ADC（DS-ADC）以固定的時間量（TINT）集成了一個未知的輸入電壓（VIN），然后使用一個已知的參考電壓（VREF）“瓦解”（TDEINT）可變的時間量（如圖4.29）。</p><p>　　這種結(jié)構(gòu)相對與單斜率的主要優(yōu)點(diǎn)是，最終的轉(zhuǎn)換結(jié)果是不敏感的元件值誤差。也就是說，在積分周期內(nèi)，由該組件值引入的任何誤差在反積分階段將被消除了。方程形式為：</p><p&g

22、t;　　從這個等式中，可以發(fā)現(xiàn)，反積分時間正比于VIN / VREF之比。雙斜率轉(zhuǎn)換器的完整電路圖如圖4.30所示。</p><p>　　例如，為獲得10位分辨率，對1024（210）個時鐘周期進(jìn)行整合，然后分解為1024個時鐘周期（給最多兩個210個周期的轉(zhuǎn)換）。對于更高的分辨率，增加時鐘周期數(shù)。這種實(shí)現(xiàn)轉(zhuǎn)換時間和分辨率之間的折衷是固有的。改變一個給定的分辨率以加快轉(zhuǎn)換時間為中度電路這是可能的。不幸的是，所有轉(zhuǎn)

23、移部分精度的改進(jìn)都是用來匹配的，外部元件，電荷注入等。換句話說，所有的高速化技術(shù)，有較大的誤差預(yù)算。即使在圖4.1的簡單轉(zhuǎn)換，也有很多潛在的誤差來源要考慮，如電源抑制（PSR），共模抑制（CMR），有限增益，過電壓的擔(dān)憂，集成器飽和，比較器的速度，比較振蕩，“翻轉(zhuǎn)”，介質(zhì)吸收，電容的漏電流，寄生電容，電荷注入等。</p><p><b>　　多斜率積分ADC</b></p>&

24、lt;p>　　為雙斜率建筑的分辨率的正常上限誤差是基于比較器的速度。對于一個20位轉(zhuǎn)換器（部分約1百萬分之一）和一個1MHz時鐘，轉(zhuǎn)換時間將大約2秒?？吹降恼`差比較斜坡率約2V/106被劃分為1μs。這大約為2μV/μs。有了這樣一個小的壓擺率，誤差比較將集成了相當(dāng)數(shù)量遠(yuǎn)遠(yuǎn)超出其觸發(fā)點(diǎn)。這種過沖（在積分器輸出端測量）被稱為“殘基”，這蠻力的方法是不可能實(shí)現(xiàn)一個20位的轉(zhuǎn)換器的。</p><p><b&

25、gt;　　其它的ADC結(jié)構(gòu)</b></p><p>　　本節(jié)的重點(diǎn)是集成ADC與一個連續(xù)的近似寄存器（SAR）和Σ-Δ型ADC。閃速和流水線ADC結(jié)構(gòu)將被忽略，因?yàn)樗鼈兒苌伲ㄈ绻械脑挘^慢的速度整合結(jié)構(gòu)競爭。</p><p>　　連續(xù)與近似寄存器ADC</p><p>　　無論是SAR和整合的結(jié)構(gòu)與低帶寬信號的正常工作。該SAR ADC具有更大的帶寬

26、范圍，因?yàn)樗麄兛梢匀菀椎膶⑿盘栟D(zhuǎn)換速度控制在低MHz范圍內(nèi)，而整合結(jié)構(gòu)是有限的，大約100個樣本/s。這兩種體系結(jié)構(gòu)具有低功耗的特點(diǎn)。自SAR ADC在轉(zhuǎn)換之間可以被關(guān)閉，有效的功率消耗類似于集成ADC（第一順序）。兩個轉(zhuǎn)換器之間最大的區(qū)別是共模抑制和所需的外部元件數(shù)量。因?yàn)橛脩粼O(shè)置了積分時間，不想要的頻率，比如50Hz或60Hz，可以有效地去除。</p><p>　　此外，SAR ADC整合以來，基本上是用平均

27、的方法，該集成ADC通常具有更好的噪聲性能。具有代碼邊緣噪聲和轉(zhuǎn)換雜散噪聲的SAR ADC將比集成的ADC對SAR ADC有更加不利的影響。積分ADC可以輕易轉(zhuǎn)換低電平信號。由于積分器的斜坡是由集成電阻的值設(shè)置，匹配輸入信號范圍的ADC是相當(dāng)容易的。大多數(shù)SAR在ADC輸入時會預(yù)期一個大信號。</p><p>　　因此，對于小信號（即毫伏），前端信號調(diào)節(jié)電路是必需的。集成ADC需要比SAR更多的外部元件。SAR通

28、常需要一對旁路電容。集成ADC需要一個良好的整合和參考電容，也是一個低漂移集成電阻。此外，參考電壓通常是一個非標(biāo)準(zhǔn)的值（如100或409.6mV），所以經(jīng)常使用參考電壓分壓器電路。</p><p><b>　　Σ與ΔADC</b></p><p>　　Σ-ΔADC使用過采樣，得到非常高的分辨率。它還允許輸入帶寬在低MHz范圍。像集成ADC，這種結(jié)構(gòu)具有優(yōu)異的線路抑制。

29、它也提供了一個非常低功耗的解決方案，它允許低電平信號被轉(zhuǎn)換。與集成ADC不同的是，Σ-Δ不需要任何外部元件。此外，由于其是數(shù)字結(jié)構(gòu)，它無需微調(diào)或校正。由于過采樣性質(zhì)，而Σ-Δ包括一個數(shù)字濾波器的事實(shí)，不經(jīng)常需要在前端用一個抗混疊濾波器。</p><p>　　Σ-Δ轉(zhuǎn)換器的分辨率一般都在16位到24位，可同時集成針對12位至16位范圍的ADC。由于其簡單的結(jié)構(gòu)和它的成熟，集成ADC相當(dāng)便宜尤其是在12位的水平。然而

30、，在16位，Σ-Δ還提供了一種低成本的解決方案</p><p>　　4.7.2了解SAR ADC</p><p>　　逐次逼近寄存器（SAR）模擬 - 數(shù)字轉(zhuǎn)換器（ADC ）代表大多數(shù)ADC市場中高解析度的ADC。SAR ADC提供了高達(dá)5MSPS （每秒百萬次采樣）的采樣率，分辨率從8到18位。SAR結(jié)構(gòu)允許高性能，低功耗的ADC，被打包為小尺寸當(dāng)今要求苛刻的應(yīng)用程序。它還提供了SAR

31、ADC ，電容DAC ，也是高速比較器的心臟。</p><p>　　最后，本文將對比SAR結(jié)構(gòu)，通道及閃速ADC。在低于5MSPS采樣率的中到高分辨率應(yīng)用程序的結(jié)構(gòu)中，SAR ADC是常見的選擇。SAR ADC的最常用的分辨率范圍從8至16位，并提供低功耗和小尺寸。這種組合使得它們非常適合廣泛的應(yīng)用，如便攜式/電池供電儀表，筆輸入量化器，工業(yè)控制和數(shù)據(jù)/信號采集。</p><p>　　正如

32、其名稱所暗示的，SAR ADC，基本上實(shí)現(xiàn)了二進(jìn)制搜索算法。因此，由于逐次逼近算法ADC的采樣率是這個數(shù)字的一小部分，內(nèi)部電路可以在幾個兆赫（MHz）時被執(zhí)行。</p><p><b>　　體系結(jié)構(gòu)</b></p><p>　　雖然實(shí)現(xiàn)了很多變化的SAR ADC，但是基本結(jié)構(gòu)非常簡單（如圖4.32）。模擬輸入電壓（VIN）保持在一個采樣/保持。為實(shí)現(xiàn)二進(jìn)制搜索算法，N

33、位寄存器首先設(shè)置為中等規(guī)模（即100....00，其中MSB被設(shè)置為“1”）。這迫使DAC輸出（VDAC）為VREF / 2，其中VREF是提供給ADC的參考電壓。然后進(jìn)行比較，以確定VIN是否小于或大于VDAC。</p><p>　　如果VIN大于VDAC，比較器輸出為邏輯高或“1”，N位寄存器的MSB保持為“1”。反之，如果VIN小于VDAC，比較器輸出是邏輯低和該寄存器的最高位被清為邏輯“0”。SAR控制邏

34、輯移至下一位，進(jìn)行下一次比較。按順序直到LSB。完成此操作后轉(zhuǎn)換完成，將N比特數(shù)字字保存在寄存器內(nèi)。</p><p>　　Y軸（圖4.33中的粗線）表示DAC的輸出電壓。在該示例中，第一比較結(jié)果表明VIN <VDAC。因此，比特3設(shè)置為“0”。然后DAC設(shè)置為01002，并執(zhí)行第二比較。當(dāng)VIN> VDAC，位2保持為“1”。然后DAC設(shè)置為01102，然后執(zhí)行第三比較。位1被置為“0”，并在DAC被

35、設(shè)置到01012后，執(zhí)行最終比較。最后，因?yàn)閂IN> VDAC，位0保持為“1”。</p><p>　　四個比較期間都需要4位ADC。一般來說，一個N位SAR ADC將需要N個比較周期，直到當(dāng)前的比較是完整的，否則將不準(zhǔn)備下一次轉(zhuǎn)換，。因此，這些類型的ADC是功率和節(jié)約的。一些市場上現(xiàn)有的最小ADC是基于SAR結(jié)構(gòu)的。</p><p>　　MAX1115-MAX1118系列是8位AD

36、C，以及他們更高分辨率的同行中，MAX1086和MAX1286的（分別為10和12位），適合在微小的SOT23封裝3mm測量3毫米。SAR型ADC的另一個特點(diǎn)是，采樣率的功耗尺度，不像閃速或流水線型ADC，它通常有恒定的功率消耗與采樣率。這在低功率應(yīng)用或數(shù)據(jù)采集應(yīng)用中以不連續(xù)信號作為PDA的數(shù)字轉(zhuǎn)換器的情況下尤其有用。</p><p>　　SAR ADC，與其他的ADC結(jié)構(gòu)</p><p>

37、;　　本節(jié)比較了SAR ADC，內(nèi)置流水線ADC，快閃ADC和Σ-Δ型ADC。</p><p>　　SAR ADC與流水線結(jié)構(gòu)</p><p>　　流水線ADC采用并聯(lián)結(jié)構(gòu)，其中每個階段在一至數(shù)位（連續(xù)樣本內(nèi)）同時進(jìn)行工作。內(nèi)在的并行性增加吞吐量，但以功耗和延遲為代價。延遲在這種情況下，被定義為由ADC獲得模擬樣本的時間與在該數(shù)字?jǐn)?shù)據(jù)輸出時間之間的差值。例如，一個5級流水線ADC的延遲至少

38、有5個時鐘周期，而一個SAR的延遲僅有一個時鐘周期。請注意，延遲定義僅適用于ADC，而不是SAR，它運(yùn)行在許多倍的頻率。</p><p>　　流水線型ADC經(jīng)常有數(shù)字誤差校正邏輯，在每個流水線階段用來減少閃速ADC（即比較器）的精度要求。另一方面，SAR ADC需要比較準(zhǔn)確的整體系統(tǒng)。一個流水線ADC比同等SAR通常顯著占用更多的硅片面積。例如一個SAR，擁有超過12位精度的流水線ADC，通常需要某種形式的微調(diào)或

39、校準(zhǔn)。</p><p>　　SAR ADC與Flash</p><p>　　閃速ADC是由一個大的比較器，每個由寬帶的，低增益的前置放大器（s）組成，后跟一個鎖存器。該前置放大器只需要提供增益，但不必是線性的或準(zhǔn)確的，就是，只有比較器的觸發(fā)點(diǎn)必須是準(zhǔn)確的。其結(jié)果是，一個閃速ADC是最快的可用結(jié)構(gòu)。初級權(quán)衡速度是顯著更低的功耗和更小的外形。雖然極快的8位閃速ADC（或它們的折疊/內(nèi)插變形），

40、采樣率高達(dá)1.5G/秒（如MAX104/MAX106/MAX108），但很難找到一個10位閃存，而12位（及以上）閃速ADC不是商業(yè)上可行的產(chǎn)品。</p><p>　　這完全是因?yàn)樵谝凰查g分辨率每增加一點(diǎn)比較器的數(shù)目上升了2倍，并在同一時間，每個比較器必須是準(zhǔn)確的兩倍。然而，在一個SAR ADC中，更高的分辨率需要更精確的零件，但復(fù)雜度不會成倍增加。當(dāng)然，SAR ADC是不能夠達(dá)到任何閃速ADC的速度的。<

41、/p><p>　　SAR ADC 與Σ-Δ轉(zhuǎn)換器</p><p>　　傳統(tǒng)的過采樣/Σ-Δ型轉(zhuǎn)換器，常用在數(shù)字音頻應(yīng)用，限制在大約22kHz的帶寬。最近，一些高帶寬Σ-Δ型轉(zhuǎn)換器已經(jīng)達(dá)到1-2MHz的帶寬，有12-16位分辨率。這些通常是高階Σ-Δ調(diào)制器（例如，四階或更高）結(jié)合了多位ADC和多位反饋DAC。Σ-Δ轉(zhuǎn)換器具有不需要特別微調(diào)或校準(zhǔn)的先天優(yōu)勢，甚至達(dá)到16?18位的分辨率。因?yàn)椴蓸铀?/p>

42、率比有效帶寬高得多，在模擬輸入時他們也不需要陡降的抗混疊濾波器；后端數(shù)字濾波器考慮到這個。</p><p>　　Σ-Δ轉(zhuǎn)換器的過采樣性質(zhì)在模擬輸入的任何系統(tǒng)噪聲中也可能趨向于“平滑”。然而，解決Σ-Δ轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換的速度。需要采樣多次（至少16倍甚至更多），以生成一個最終的樣品，表明在Σ-Δ調(diào)制器內(nèi)部的模擬元件操作上比最終數(shù)據(jù)速率快的多。數(shù)字抽取濾波器的設(shè)計(jì)也是一個挑戰(zhàn)，需要消耗大量的硅片面積。最快的高分辨率Σ-

43、Δ轉(zhuǎn)換器，預(yù)期在不久的將來也不會顯著高于幾MHz的帶寬。</p><p>　　綜上所述，SAR ADC的主要優(yōu)點(diǎn)是低功率消耗，高分辨率和精度，和外形尺寸小。由于這些優(yōu)點(diǎn)，SAR型ADC通?？梢耘c其他較大的第二功能集成。SAR結(jié)構(gòu)成為準(zhǔn)確整體系統(tǒng)的主要限制是較低的采樣率和構(gòu)架塊的要求（如DAC和比較器）。</p><p>　　4.7.3了解閃速ADC</p><p>

44、　　閃速ADC，也被稱為并行ADC，是對一個模擬信號轉(zhuǎn)換為數(shù)字信號的最快方式。閃速ADC非常適合需要非常大的帶寬的應(yīng)用程序，但是，它們通常消耗比其它ADC結(jié)構(gòu)更多的功率和一般僅限于8位分辨率。</p><p>　　閃速ADC由級聯(lián)的高速比較器構(gòu)成。每個比較器代表至少一個顯著位（LSB），并可以在一個比較周期來確定輸出代碼。閃速模擬 - 數(shù)字轉(zhuǎn)換器，也被稱為并行ADC，是對一個模擬信號轉(zhuǎn)換為數(shù)字信號的最快方式。它們

45、適用于需要非常大的頻帶寬度的應(yīng)用程序。然而，閃速轉(zhuǎn)換器消耗大量的功率，具有相對較低的分辨率，并且相當(dāng)昂貴。這限制了他們對高頻率的應(yīng)用。例如包括數(shù)據(jù)采集，衛(wèi)星通信，雷達(dá)處理，取樣示波器，和高密度光盤驅(qū)動器。</p><p><b>　　結(jié)構(gòu)</b></p><p>　　圖4.34顯示了一個典型的閃速ADC框圖。對于一個“N”位轉(zhuǎn)換器，該電路采用了2N-1個比較器。一個電

46、阻分壓器與2N電阻器提供參考電壓。每個比較器的參考電壓比緊接其下的比較器的基準(zhǔn)電壓大一個LSB。當(dāng)它的模擬輸入電壓比施加到它的參考電壓高時，每個比較器輸出“1”。否則，比較器輸出為“0”，因此，如果模擬輸入是在Vx4和Vx5之間，比較器x1到 X4輸出“1”，其余的比較器輸出“0”。</p><p>　　其中代碼改變從1到0變化的點(diǎn)對應(yīng)的是輸入信號比各自比較器的參考電壓電平較小的點(diǎn)。這就是所謂的溫度計(jì)碼編碼，如此

47、命名是因?yàn)樗愃埔粋€水銀溫度計(jì)，其中水銀柱總是上升到適當(dāng)?shù)臏囟群蜔o汞的含量高于該溫度。解讀溫度計(jì)代碼，以適當(dāng)?shù)臄?shù)字代碼輸出。比較器是典型的寬帶低增益級級聯(lián)。它們是低增益，因?yàn)樵诟哳l率下，很難同時獲得寬的帶寬和高增益。它們被設(shè)計(jì)用于低電壓的偏移，使得輸入各比較器的偏移量是比ADC的小一個LSB。否則，比較器的偏移量可能會誤跳閘，產(chǎn)生不代表溫度計(jì)代碼數(shù)字輸出代碼。在每個比較器輸出一個再生鎖存器存儲結(jié)果。閂鎖具有正反饋，從而使端狀態(tài)被強(qiáng)制為任

48、一“1”或“0”。</p><p><b>　　閃速代碼</b></p><p>　　通常情況下，比較器的輸出將是一個溫度計(jì)代碼，如00011111。錯誤可能會導(dǎo)致像00010111（即，有一個偽零的結(jié)果）輸出。此順序?yàn)椤?”的被稱為閃速。這可能是由不穩(wěn)定完整輸入或比較時序不匹配引起的。該誤差的幅值可以是相當(dāng)大的?，F(xiàn)代的轉(zhuǎn)換器，如MAX104采用一種輸入跟蹤和保持，連

49、同前面ADC抑制閃速碼的編碼技術(shù)。</p><p><b>　　元穩(wěn)定性</b></p><p>　　當(dāng)數(shù)字比較器的輸出是模糊的（既不是一，也不是零），輸出被定義為亞穩(wěn)態(tài)。元穩(wěn)定性可以通過減少允許更多的時間進(jìn)行再生。格雷碼編碼也可以大大提高元穩(wěn)定性。格雷碼編碼只允許一個輸出位改變的時間。比較器輸出首先被轉(zhuǎn)換為格雷碼編碼，如果需要的話然后解碼后為二進(jìn)制。當(dāng)一元穩(wěn)定的輸出

50、驅(qū)動兩個不同的電路時，另一個問題會出現(xiàn)。這就是可能一個電路需要輸入“1”，而其他電路認(rèn)為這是一個“0”，這會造成重大的錯誤。為了避免這種情況，應(yīng)該僅一個電路感應(yīng)電位的輸出。</p><p><b>　　輸入信號頻率依賴性</b></p><p>　　在所有比較器之前的輸入信號的變化已經(jīng)完成了他們的取決時，ADC的性能將受到不利影響。最嚴(yán)重的影響是一個陡降的信號噪聲比加

51、上失真比（SINAD）作為頻率的模擬輸入頻率的增加。測量無雜散動態(tài)范圍（SFDR）是觀察轉(zhuǎn)換器性能的好方法?！坝行弧笔菍?shí)現(xiàn)輸入頻率的函數(shù)。這可以在ADC之前通過添加一個跟蹤和保持（T/ H）電路加以改進(jìn)。這有著顯著的改善，尤其是當(dāng)輸入頻率接近奈奎斯特頻率，如圖所示4.35（取自MAX104數(shù)據(jù)表）所示。在關(guān)閉的SFDR中部分沒有跟蹤和保持會顯示顯著下降。</p><p><b>　　時鐘抖動</

52、b></p><p>　　采樣時鐘有抖動時，信號-噪聲比（SNR）會劣化。這對于高模擬輸入頻率變得明顯。為了實(shí)現(xiàn)準(zhǔn)確的結(jié)果，重要的是提供了ADC的低抖動，采樣時鐘源。</p><p><b>　　結(jié)構(gòu)權(quán)衡</b></p><p>　　ADC可通過采用各種硬件結(jié)構(gòu)實(shí)現(xiàn)。這些替代品之間的特等權(quán)衡是：</p><p>　

53、　——完成轉(zhuǎn)換需要時間（轉(zhuǎn)換時間）。對于閃存轉(zhuǎn)換器，轉(zhuǎn)換時間實(shí)質(zhì)上是分辨率改變。轉(zhuǎn)換時間為SAR或流水線轉(zhuǎn)換器近似線性地增加分辨率（如圖4.34a）。對于集成ADC，每一點(diǎn)增加分辨率，轉(zhuǎn)換時間增加一倍。</p><p>　　——部件匹配電路的要求。閃速ADC元件匹配通常限制分辨率約8位。校準(zhǔn)和修整有時可用于改善芯片的匹配。每一點(diǎn)增加分辨率元件匹配的要求要增加一倍。逐次逼近或流水線轉(zhuǎn)換器適用于閃存，而不是集成的轉(zhuǎn)換

54、器。對于集成轉(zhuǎn)換器，元件匹配不會因?yàn)榉直媛试黾佣a(chǎn)生重大的增加（如圖4.34B）。</p><p>　　模具尺寸，成本和功耗。對于閃存轉(zhuǎn)換器，每一點(diǎn)增加的分辨率使ADC核心電路的尺寸幾乎翻了一番。功率也增加了一倍。相反，SAR，流水線，或Σ-ΔADC芯片尺寸會因增加的分辨率線性增加和一個集成轉(zhuǎn)換器的核心芯片尺寸將不會因分辨率變化而有重大的增加（如圖4.36）。芯片尺寸的增加成本也會隨著增加。</p>

55、<p>　　閃速與逐次逼近寄存器模數(shù)轉(zhuǎn)換器</p><p>　　SAR轉(zhuǎn)換器，是單一的高速位。模擬輸入與輸出由預(yù)先設(shè)定的更新位的DAC相比，比較器在一個周期內(nèi)要高一位。SAR這一系列性質(zhì)限制了它的速度不超過幾Msps，而閃速ADC的轉(zhuǎn)換率每秒超過千兆（GSPS）。SAR轉(zhuǎn)換器的分辨率可高達(dá)16位。這種裝置的一個例子是MAX1132。閃速ADC通常限制在8比特。較慢的速度使SAR ADC是在功耗上也低得

56、多。</p><p>　　例如，MAX1106，8位SAR轉(zhuǎn)換器，采用100μA，3.3V與25ksps的轉(zhuǎn)換率。該MAX104功耗5.25W。這在功耗方面比MAX1106高大約16,000倍，而且其最高采樣速率也是其速度的40000倍。 SAR結(jié)構(gòu)也更便宜。在1K量的MAX1106售價約為1.51美元，而MAX104在銷售大約為398美元，閃速轉(zhuǎn)換器的封裝尺寸較大。除了較大的裸片尺寸，需要一個更大的包，包需要消

57、耗大量的電力，需要很多的大頭針以獲得電源和接地信號完整性。該MAX104的封裝尺寸比MAX1106大50倍以上。</p><p>　　閃速與流水線型ADC</p><p>　　流水線ADC采用并聯(lián)結(jié)構(gòu)，其中每個階段同時作用于連續(xù)抽樣一個到幾個比特。這種提高速度是以功耗和延遲為代價。然而，每個流水線階段比閃速部分慢得多。流水線ADC需要在DAC和級間放大器精確放大，并且這些階段必須解決所需的

58、線性度水平。與此相反，在快閃型ADC中，比較器只需要低的偏移，并能夠解決其輸入到一個數(shù)字電平（即，不存在所涉及的線性穩(wěn)定時間）。然而，一些閃速轉(zhuǎn)換器需要預(yù)放大器來驅(qū)動比較器。需要仔細(xì)地指定線性增益。流水線轉(zhuǎn)換器分辨率能夠達(dá)到8-14位，轉(zhuǎn)換速度大約為100MSPS。</p><p>　　流水線轉(zhuǎn)換器的一個例子是MAX1449，為105MHz，10位ADC。對于給定的分辨率，相比同類分辨率閃速轉(zhuǎn)換器，流水線ADC大

59、約慢10倍。流水線轉(zhuǎn)換器可能用于需要速率高達(dá)100MSPS左右，分辨率為10位及以上的采樣ADC的最佳結(jié)構(gòu)。高達(dá)10位，高于幾百M(fèi)sps的轉(zhuǎn)換率的解決方案，閃速ADC占據(jù)主導(dǎo)地位。有趣的是，也有一些情況下，閃速ADC是隱藏為一個轉(zhuǎn)換器的體系結(jié)構(gòu)，以提高其速度。在這種情況下，例如，在MAX1200，它包括一個內(nèi)部的5位快閃型ADC的16位流水線ADC。</p><p><b>　　閃速與積分型ADC<

60、;/b></p><p>　　單路，雙路和多斜率ADC可實(shí)現(xiàn)16位或更高的分辨率是相對便宜和消耗更少的功率。這些器件支持非常低的轉(zhuǎn)換率，通常小于每秒幾百個樣本。大多數(shù)應(yīng)用程序是在儀器儀表和工業(yè)市場監(jiān)測直流信號。這種結(jié)構(gòu)對Σ-Δ轉(zhuǎn)換器來說具有競爭性。</p><p><b>　　閃速與Σ-ΔADC</b></p><p>　　閃速ADC不同

61、這種結(jié)構(gòu)競爭，因?yàn)槟壳八苓_(dá)到的轉(zhuǎn)換率相差可達(dá)兩個數(shù)量級。Σ-Δ結(jié)構(gòu)適合于低得多的帶寬，典型地在1MHz以下，應(yīng)用程序的分辨率范圍在12到16位。這些轉(zhuǎn)換器在ADC中可以達(dá)到最高的分辨率。他們需要更簡單的抗混疊濾波器（如需要），以限制波段轉(zhuǎn)換之前的信號。他們轉(zhuǎn)換速度的分辨率經(jīng)過過采樣，然后通過過濾，以減少噪音。然而，這些裝置對多通道應(yīng)用并非總是有效的。</p><p>　　此體系結(jié)構(gòu)可以通過使用采樣數(shù)據(jù)過濾器（也

62、稱為調(diào)制器）或連續(xù)時間濾波器來實(shí)現(xiàn)。對于較高頻率的轉(zhuǎn)化率的連續(xù)時間結(jié)構(gòu)在轉(zhuǎn)換率為6-8位的低分辨率范圍內(nèi)速度達(dá)到在上百M(fèi)sps是可能的。這種方法還處于早期研發(fā)階段，并提供競爭在較低的轉(zhuǎn)換率范圍閃存的替代品。閃速ADC另一個有趣的用途是Σ-Δ電路內(nèi)部存在的構(gòu)造塊，增加了ADC的轉(zhuǎn)換速度。</p><p><b>　　子區(qū)域ADC</b></p><p>　　對于一個給定

63、的分辨率，當(dāng)需要更高分辨率的轉(zhuǎn)換器或更小的芯片尺寸和功耗，多級轉(zhuǎn)換被應(yīng)用了。這種體系結(jié)構(gòu)被稱為一個子區(qū)域轉(zhuǎn)換器。有時也被稱為多步或半閃速轉(zhuǎn)換器。這種結(jié)合的思想來自逐次逼近和閃存結(jié)構(gòu)。子區(qū)域的ADC通過運(yùn)行一個較低的分辨率閃速轉(zhuǎn)換器降低被轉(zhuǎn)換的比特為較小的基團(tuán)。相比閃速轉(zhuǎn)換器（圖4.37）這種方法減少了比較器的數(shù)量，降低邏輯的復(fù)雜性。與閃存相比，結(jié)果是轉(zhuǎn)換速度較慢。</p><p>　　MAX153實(shí)現(xiàn)了具有8位，

64、1Msps的ADC子范圍結(jié)構(gòu)。該電路采用的兩步法。第一步，用一個4位轉(zhuǎn)換器轉(zhuǎn)換完成。創(chuàng)建A殘基，其中4比特轉(zhuǎn)換的結(jié)果轉(zhuǎn)換回模擬信號（具有8位精度的DAC），并從輸入信號中減去。該殘基是由4位ADC再次轉(zhuǎn)換和所述第一和第二遍的結(jié)果進(jìn)行組合，以提供8位數(shù)字輸出。</p><p>　　4.7.4了解流水線型ADC</p><p>　　本節(jié)介紹了流水線ADC的結(jié)構(gòu)和運(yùn)作。它討論了流水線型ADC，如

65、構(gòu)建，延時，數(shù)字糾錯，元件精度和數(shù)字校準(zhǔn)的關(guān)鍵性能特征。該流水線ADC已經(jīng)成為最流行的ADC結(jié)構(gòu)，采樣率從每秒數(shù)兆樣本（MSPS）到100MSPS，由8位分辨率到更快的高達(dá)16位的分辨率。</p><p>　　這類解決方案和采樣率涵蓋了廣泛的應(yīng)用，包括CCD成像，超聲醫(yī)療成像，數(shù)字接收機(jī)，基站，數(shù)字視頻（例如HDTV），xDSL，電纜調(diào)制解調(diào)器和快速以太網(wǎng)。低采樣率的應(yīng)用仍然是逐次逼近寄存器（SAR）的定義域和集

66、成結(jié)構(gòu)（以及最近的過采樣/Σ-Δ型ADC），而最高取樣率（幾百M(fèi)S每秒或更高），仍然使用閃速ADC及其變形。但是，它是安全地說，在最近幾年各種形式的流水線ADC的速度，分辨率，動態(tài)性能大大提高，并且功耗降低。</p><p><b>　　流水線ADC結(jié)構(gòu)</b></p><p>　　圖4.38顯示了一個12位流水線ADC一個可能的框圖。在這里，模擬輸入電壓VIN首先取

67、樣，并用一個采樣保持（S＆H）保持穩(wěn)定，而在第一階段的閃速ADC量化到3位。3位輸出，然后輸入到一個3位DAC（精確到大約12位），以及從輸入中減去模擬輸出。這個“殘基”，然后獲得了由4倍并送入下一階段（階段2 ） 。這樣獲得的殘?jiān)^續(xù)通過管道，提供每階段3比特，直到達(dá)到4位快閃型ADC ，它解決了最后4LSB比特。因?yàn)閺拿總€階段中的位在不同的時間點(diǎn)是確定的，被饋送到數(shù)字糾錯邏輯之前用移位寄存器對準(zhǔn)所有相應(yīng)于相同樣品中位的進(jìn)行時間。需要

68、注意的是，只要某一個階段完成處理的樣品中，確定位，并通過將殘余物到下一個階段，它可以開始處理下一個樣本，由于取樣和保持嵌入在每個階段內(nèi)，這種流水線操作占了高吞吐量。</p><p><b>　　潛在</b></p><p>　　因?yàn)槊總€樣品都有貫穿整個通道傳播及其所有相關(guān)位可用于數(shù)字誤差校正邏輯結(jié)合之前，數(shù)據(jù)延遲與流水線ADC的關(guān)聯(lián)。在圖4.39的例子中，這個等待時間

69、大約是三個周期。</p><p><b>　　數(shù)字誤差校正</b></p><p>　　最現(xiàn)代的流水線ADC的采用所謂的“數(shù)字誤差校正”技術(shù)，來大大降低閃速ADC（因此單個比較器）精確度的要求。在圖4.39，3位殘基在求和節(jié)點(diǎn)的輸出只有原始階段輸入端（VIN）動態(tài)范圍的八分之一，然而在隨后的增益只有4。因此，在階段2中輸入到階段2的只占據(jù)了3位ADC一半的范圍，（即，

70、當(dāng)在階段1不存在前3位錯誤的轉(zhuǎn)換）。</p><p>　　當(dāng)應(yīng)用模擬輸入接近這個比較器的觸發(fā)點(diǎn)，如果比較器中的一個在前3位的閃速ADC具有顯著偏移，因此一個錯誤的3位代碼，不正確的3位DAC輸出會導(dǎo)致產(chǎn)生不同的殘基。言下之意是，在圖4.39中整個ADC沒有準(zhǔn)確的閃速ADC。 事實(shí)上，在階段一至四的3位閃速ADC只需要大約4位的精度。數(shù)字誤差校正不會糾正在最后4位閃存轉(zhuǎn)換造成的錯誤。然而，這里的任何錯誤是由前4位閃

71、存大增益造成的，要求最后階段只有超過4位才是準(zhǔn)確的。在圖4.39中，雖然每個階段產(chǎn)生3位原始比特，因?yàn)榧夐g增益為只有4，每個階段（階段一至四個）有效地解決僅2比特。因此整個ADC的比特的有效數(shù)量為2+2+2+2+4=12比特。</p><p><b>　　元件精度</b></p><p>　　數(shù)字誤差校正確實(shí)在個別DAC和放大器的增益有不正確的增益或線性誤差。特別是，

72、在前端采樣和容納，DAC需要大約12位精度，而在后續(xù)階段中的組件需要更少的精度（例如，階段2為10位，階段3為8位，等等），因?yàn)樗麄兊恼`差項(xiàng)是由預(yù)割讓間增益（次）分頻。事實(shí)是常常利用通過使流水線階段逐漸變小，以進(jìn)一步節(jié)省功耗。</p><p>　　在大多數(shù)流水線設(shè)計(jì)CMOS或Bi CMOS技術(shù)，S＆H，DAC，求和節(jié)點(diǎn)，以及增益放大器ADC時，實(shí)現(xiàn)一個單一的開關(guān)電容電路塊通常被稱為乘法DAC（MDAC）。主要的限

73、制因素是MDAC精度與固有電容器不匹配。實(shí)現(xiàn)純粹雙極比較復(fù)雜，將主要受到電阻不匹配電流源DAC和級間增益放大器的影響。在一般情況下，大約12位的精度或更高時，某種形式的電容/電阻微調(diào)或數(shù)字校準(zhǔn)是必需的，尤其是在你前第幾個階段。</p><p><b>　　數(shù)字校準(zhǔn)</b></p><p>　　MAX1200，MAX1201和MAX1205型ADC，采樣率分別為16位，

74、14位和2位。MAX系列采用數(shù)字化校準(zhǔn)，以確保其出色的精度和動態(tài)性能。MAX1200系列是CMOS流水線ADC，具有4個4位級（含1位重疊），并且具有一個5位閃速ADC，在圖4.40中可以看出，一共有3+3+3+3+5=17個原始比特。按數(shù)字校準(zhǔn)量化誤差額外的1-3位都需要比ADC本身更高的精度，讓無論是14位還是整體的16位都會被丟棄。</p><p>　　在第三階段的開始校準(zhǔn)來自乘法數(shù)字-模擬轉(zhuǎn)換器（MDAC

75、）；超越第三階段的MDAC誤差項(xiàng)足夠小，沒有必要校正。第三級的輸出由其余流水線ADC進(jìn)行數(shù)字化，并將誤差項(xiàng)保存在RAM上。一旦第三MDAC被校準(zhǔn)后，它可以以類似的方式來校準(zhǔn)第二MDAC。同樣，一旦在第二和第三MDAC被校準(zhǔn)，它們用來校準(zhǔn)第一MDAC。均是使用同樣的方法（尤其是在第一和第二MDAC），以保證校準(zhǔn)是無噪聲的。在正常轉(zhuǎn)換時，這些誤差項(xiàng)被從RAM中調(diào)出，用于調(diào)整數(shù)字誤差校正邏輯輸出。</p><p>　　

76、流水線ADC與SAR ADC</p><p>　　在一個逐次逼近寄存器（SAR）ADC，位是由一個單一的高速，高精度點(diǎn)到點(diǎn)的比較器，從MSB下降到LSB，來決定的，位由模擬輸入與輸出由預(yù)先更新的DAC比較決定，并依次接近模擬輸入。SAR這一系列性質(zhì)限制了它的運(yùn)行速度，不超過幾MS /s，還是慢于非常高的分辨率（14-16位）。但是，流水線ADC，采用了并行結(jié)構(gòu)，其中每個階段同時工作于1個至數(shù)位（連續(xù)樣本內(nèi)）。雖然

77、在SAR只有一個比較器，但是該比較器比較快（主頻約為x比特數(shù)的采樣率）和ADC本身也很精確。與此相反，沒有一個流水線ADC內(nèi)部的比較器需要這種速度和準(zhǔn)確性。</p><p>　　然而，一個流水線ADC比同等SAR通常顯著需要最多的硅片面積。SAR也只顯示一個周期（一個周期=1/F sample）的延遲，其他典型的通道大約在三個或以上的周期。就像一個通道，SAR一般超過12位的精度，通常需要某種形式的微調(diào)或校準(zhǔn)。&

78、lt;/p><p>　　流水線ADC與Flash ADC</p><p>　　盡管流水線ADC固有并行性，仍需要在DAC和級間增益放大器準(zhǔn)確模擬放大，因而具有顯著的線性穩(wěn)定時間。純粹閃速ADC，一方面，有比較器堆棧，其次是鎖存每個寬帶和低增益前置放大器。該前置放大器，不像流水線ADC的放大器，需要提供的增益甚至不必須是線性的或準(zhǔn)確的，只有比較器的觸發(fā)點(diǎn)必須是準(zhǔn)確的。結(jié)論是，一個流水線ADC在速

79、度上與精心設(shè)計(jì)的閃速ADC是無法比擬的。</p><p>　　雖然極快的8位閃速ADC（或它們的折疊/內(nèi)插變形），取樣率高達(dá)1.5Gsps（例如，MAX104/MAX106/MAX108），但很難找到一個10位閃存，而12位（或以上）閃速ADC不是商業(yè)上可行的產(chǎn)品。這完全是因?yàn)闉榻鉀Q每一個額外的位比較器的數(shù)目在一瞬間上升到2倍，并在同一時間每個比較器必須是準(zhǔn)確的兩倍。然而，在傳遞中，分辨率一階的復(fù)雜性只線性地增大

80、，而不是指數(shù)增大。采樣速率由兩個通道和閃速獲取，流水線ADC往往比閃速有低得多的功耗。一個通道也往往不容易達(dá)到比較器的元穩(wěn)定。</p><p>　　在一瞬間比較器元穩(wěn)定可能會導(dǎo)致閃速代碼錯誤（其中ADC提供不可預(yù)知的，不穩(wěn)定的轉(zhuǎn)換結(jié)果條件）。</p><p>　　流水線ADC與Σ-Δ轉(zhuǎn)換器ADC</p><p>　　傳統(tǒng)上，過采樣/Σ-Δ型轉(zhuǎn)換器的數(shù)字音頻常用在有限

81、的帶寬，大約22kHz左右。</p><p>　　但最近一些高帶寬Σ-Δ型轉(zhuǎn)換器已經(jīng)達(dá)到1-2MHz的帶寬與12-16位分辨率。這些通常是非常高階（例如，四階甚至更高）的Σ-Δ調(diào)制器，集成了多比特ADC和多位反饋DAC，其主要應(yīng)用在ADSL。Σ-Δ轉(zhuǎn)換器無需特殊修剪/校準(zhǔn)的本質(zhì)，甚至對16?18位分辨率也同樣有用。</p><p>　　他們還要求抗混疊濾波器的模擬輸入沒有陡降，因?yàn)椴蓸铀俾?/p>

82、比有效帶寬高得多;后端數(shù)字濾波器考慮到這個問題。Σ-Δ轉(zhuǎn)換器的過采樣特性在任何系統(tǒng)噪聲模擬輸入也趨于“平滑”。然而，Σ-Δ轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換的速度解決方法。需要采樣多次（例如，至少16倍，但通常高得多），以生成一個最終的樣品，在Σ-Δ調(diào)制器的內(nèi)部的模擬元件操作比最終數(shù)據(jù)速率快得多。</p><p>　　數(shù)字抽取濾波器也是平凡的設(shè)計(jì)和占用了大量硅片面積。預(yù)期在不久的將來最快的高分辨率Σ-Δ型轉(zhuǎn)換器，帶寬不會超過幾兆赫。

83、像流水線型ADC，Σ-Δ轉(zhuǎn)換器還具有延時。</p><p>　　半流水線ADC與半閃速ADC（二步法）</p><p>　　兩步閃速可以概括為兩個階段的傳輸。然而，隨著位的數(shù)目上升（例如，12位或更高）與數(shù)字誤差校正，每個階段都需要納入的6至7位閃速ADC。級間增益放大器也需要非常高的增益。因此，對于更高的分辨率，使用超過兩個階段是明智的。</p><p>　　流水

84、線ADC是從采樣速率幾MS每秒到高達(dá)100MS每秒精選的體系結(jié)構(gòu)。轉(zhuǎn)換器，提供高速，高分辨率和低功耗的同時，復(fù)合物比特數(shù)上升僅僅是線性的（不是指數(shù)）。他們應(yīng)用廣泛，特別是在數(shù)字通信領(lǐng)域，其中一個轉(zhuǎn)換器的動態(tài)性能往往比傳統(tǒng)的DC規(guī)格更重要，如微分非線性（DNL）和積分非線性（INL）。在大多數(shù)應(yīng)用中他們的數(shù)據(jù)延遲是很少關(guān)注的。</p><p>　　4.8數(shù)字 - 模擬控制</p><p>　

85、　DAC，一方面，輸入一個二進(jìn)制數(shù)，并輸出一個模擬電壓或電流信號。如圖4.41以方框圖的形式顯示信息。盡管數(shù)碼設(shè)備已經(jīng)很普及，但是現(xiàn)實(shí)世界中信號通常由模擬信號表示。數(shù)字控制系統(tǒng)通過使用ADC將模擬信號轉(zhuǎn)換為數(shù)字來處理現(xiàn)實(shí)世界的模擬信號。再使用DAC來轉(zhuǎn)換回模擬信號。Maxim提供從8到16位完整產(chǎn)品線精度的DAC。找到一個能滿足應(yīng)用程序要求的DAC是很重要的。設(shè)計(jì)工程師選擇一個DAC時，需要看參數(shù)，如線性度，分辨率，速度和準(zhǔn)確度。盡管廣

86、泛使用數(shù)碼電子，但是現(xiàn)實(shí)世界仍然是模擬的。結(jié)論是，需要在數(shù)字和模擬部分之間建立一個DAC系統(tǒng)。下面的討論涵蓋了應(yīng)該選擇DAC時必須考慮的重要參數(shù)，同時也突出了新設(shè)備提供的一些有趣的功能?，F(xiàn)在大多數(shù)電子設(shè)備包括數(shù)字控制電路，模擬值仍然需要控制閥，揚(yáng)聲器，和其他致動器。</p><p>　　從數(shù)字到模擬的轉(zhuǎn)換通常是在專用的D / A轉(zhuǎn)換器上來實(shí)現(xiàn)的。DAC可以從眾多的選擇中按照轉(zhuǎn)換的要求和系統(tǒng)設(shè)置選擇可用的標(biāo)準(zhǔn)電路。

87、在選擇的DAC中，第一步是確定所需的分辨率N，其中最大模擬輸出等于2N個LSB。市場提供的DAC最大產(chǎn)品品種在指定的8-16位分辨率范圍內(nèi)（256-65,536步）。然而，沒有給出準(zhǔn)確的分辨率，因?yàn)槠渌`差源必須被考慮在內(nèi)。下一個關(guān)心的參數(shù)是INL，其描述了DAC的傳遞函數(shù)的線性偏差。對于DAC的，每一步都要測量這種偏差（如圖4.42A）。</p><p>　　直線是實(shí)際傳遞函數(shù)或傳遞函數(shù)的終點(diǎn)之間畫一條線（減去

88、增益和失調(diào)誤差后）的最佳逼近。雖然低成本的設(shè)備指定此參數(shù)高達(dá)±16LSBs，它往往可以通過使用操作軟件提高修正系數(shù)。對于高端的DAC，INL值比±1LSB更好。DNL是實(shí)際臺階高度和理想LSB值之間的差異。</p><p>　　DNL的目標(biāo)值（<1LSB）確保DAC是單調(diào)的。這意味著沒有數(shù)據(jù)丟失，因?yàn)檩敵鲎兓偸欠蠑?shù)字輸入，它增加了數(shù)字增量響應(yīng)，并降低了數(shù)字遞減響應(yīng)。圖4.42b中依據(jù)

89、傳遞函數(shù)定義DNL。在圖4.42c中繪制了理想值實(shí)際輸出的偏差。對于數(shù)模轉(zhuǎn)換器，當(dāng)數(shù)字輸入是零時，偏移誤差等于輸出電壓。對于所有的輸入值這個偏差值保持恒定，并且通?？梢酝ㄟ^校正電路來補(bǔ)償。偏移誤差通常指定為以毫伏的絕對值，而不是最低有效位。（最低有效位中的偏移誤差取決于輸出步驟的高度，這又取決于參考電壓的電平。）可接受的偏移誤差通常小于±10mV。</p><p>　　增益誤差定義為減去偏移誤差（圖4.

90、42d）后的理想最大輸出電壓與傳遞函數(shù)的實(shí)際的最大值之間的差。因?yàn)樵鲆嬲`差改變傳遞函數(shù)的斜率，每個步驟它都提供了相同的百分比誤差。增益誤差表示在最低有效位或毫伏，作為最大值的百分比。</p><p><b>　　動態(tài)輸出特性</b></p><p>　　一個理想的DAC將在數(shù)字值被輸入到輸入端后立即輸出其模擬輸出。然而，實(shí)際的DAC，并處穩(wěn)定時間是由輸出驅(qū)動器的內(nèi)部傳

91、播延遲和有限的壓擺率決定的。穩(wěn)定時間開始于一個轉(zhuǎn)換的開始，當(dāng)DAC輸出穩(wěn)定，并包括任何靜態(tài)誤差耦合到輸出時，結(jié)束。雖然這是由DAC本身引起，但是由不正確的接地和電路板布局造成的影響將變得更加嚴(yán)重。</p><p><b>　　數(shù)據(jù)接口</b></p><p>　　以前，使用最廣泛的數(shù)據(jù)接口是并行類型。一個簡單的數(shù)據(jù)協(xié)議仍然提供了高速傳輸?shù)膬?yōu)勢。而另一方面，串行接口的低

92、引腳數(shù)，需要更少的電路板空間，并且允許更小的封裝。該SPI（串行外設(shè)接口）和及其相關(guān)類型，IC制造商和用戶只需要更簡單的處理，比2線I2C兼容接口有更大的市場份額。</p><p>　　SPI是一個3線接口（數(shù)據(jù)輸入，數(shù)據(jù)輸出和時鐘）也需要一個片選線的設(shè)備尋址。因?yàn)樾盘柭窂匠３Ｐ枰玫碾姼綦x，3線接口提供的單向數(shù)據(jù)線成為又一個優(yōu)點(diǎn)（單向線路的隔離是很容易用光電耦合器來實(shí)現(xiàn)）。新的DAC，如12位MAX5539和M

93、AX5543集成在隔離封裝內(nèi)，從而簡化了工業(yè)設(shè)備的模擬數(shù)據(jù)輸出的設(shè)計(jì)。</p><p><b>　　參考電壓</b></p><p>　　在很大程度上，DAC的特點(diǎn)是由它的參考電壓定義，DAC的輸出是否需要從外部施加。</p><p>　　首先，如果輸出信號是不通過額外的輸出級放大，將參考電壓（VREF）設(shè)置為DAC的最大輸出電壓。參考電壓還限

94、定在輸入時響應(yīng)于輸出的變化1LSB過渡</p><p>　　的電壓階躍。第一步設(shè)置其等于VREF/2N，其中N是DAC的分辨率。在一個恒定的溫度，基準(zhǔn)輸出電壓在它的初始精度指定的范圍內(nèi)變化。對于溫度變化時，輸出電壓漂移對DAC的質(zhì)量有著直接關(guān)系。</p><p>　　表4.3顯示，DAC在其參考電壓需要最小的漂移。集成引用通常在100PPM/℃，因此合格的只能在有限的溫度范圍內(nèi)。一個例外是

95、12-/13-bit MAX5122/MAX5132，其集成的最大漂移精密基準(zhǔn)指定為10ppm/℃（典型值為3ppm/℃）。當(dāng)連接一個外部基準(zhǔn)，我們不僅應(yīng)考慮所需的電流和DAC的參考輸入電壓范圍，也要考慮DAC的內(nèi)部結(jié)構(gòu)產(chǎn)生的任何動態(tài)影響。隨著所施加的數(shù)字值的變化，參考輸入電阻也隨著改變。</p><p>　　因此，選擇的基準(zhǔn)必須能夠保證在每個載荷步的要求時間內(nèi)，或添加電容器或運(yùn)算放大器緩沖器。DAC，帶有一個外

96、部參考輸入（如MAX5170）也可以操作乘法模式。一個可變電壓（而不是一個常數(shù)1）被施加到參考輸入端（如圖4.43）?？勺冸妷撼艘哉{(diào)整后的數(shù)字輸入值，并轉(zhuǎn)移到輸出端，產(chǎn)生一個精確的數(shù)字電位器的效果。</p><p>　　此操作模式中，我們應(yīng)該考慮DAC的帶寬和電壓范圍，以及參考輸入的動態(tài)特性;如在數(shù)字零通過從參考輸入到輸出的電壓饋送。</p><p><b>　　輸出級</

97、b></p><p>　　DAC的輸出級可以被設(shè)計(jì)為提供一個電壓輸出或電流輸出，但更簡單的電壓輸出有一個更大的市場份額。</p><p>　　有些Maxim的設(shè)備提供的固定電壓輸出增益或一個不受約束的放大器作為選項(xiàng)，即所謂的“強(qiáng)制檢測”輸出。這種安排有助于通過兩個外部電阻設(shè)置一個單獨(dú)的增益（如圖圖4.44a）。力感應(yīng)電壓輸出也有助于實(shí)現(xiàn)電流輸出（圖4.44b）</p>

98、<p>　　MAX5120/MAX5170系列提供了一種特殊的啟動功能叫作毛刺預(yù)防。如果沒有這種功能，DAC輸出簡單地遵循在上電時的電源電壓，直到集成電路開始工作。該操作會有3V的高脈沖破壞輸出，這可能會導(dǎo)致下面的電路出現(xiàn)故障。MAX5120/MAX5170設(shè)備可以抑制這種脈沖。他們還提供一個上電復(fù)位，清除所有DAC寄存器。如需要雙極性輸出級，該復(fù)位可以在電壓0V到一半的最大輸出電壓（中端）間調(diào)節(jié)。大多數(shù)新的設(shè)備由一個單極電源

99、供電，但如果我們增加一個外部雙極放大器和定義最大輸出電壓的中端為零，他們可以提供雙極性輸出信號。</p><p>　　12位MAX530工作在雙極性電源并直接提供雙極性輸出把電壓。至于為DAC供電另一個考慮是可能發(fā)生閉鎖，如果一個數(shù)字輸入電壓為0.3V，高于電源電壓。特別地，上電或斷電時數(shù)據(jù)信號不應(yīng)該被應(yīng)用到DAC輸入端。防止這個問題，在圖4.45中所示的肖特基二極管用于提供保護(hù)。</p><

100、p><b>　　總結(jié)</b></p><p>　　——在虛擬儀器數(shù)據(jù)采集設(shè)備包含三個主要階段——數(shù)據(jù)采集，數(shù)據(jù)處理，與數(shù)據(jù)操作。</p><p>　　——數(shù)據(jù)采集是通過使用各種設(shè)備，如數(shù)據(jù)采集，傳感器，等等。對特征性質(zhì)和這些工具的主要特點(diǎn)進(jìn)行了詳細(xì)的討論。</p><p>　　——數(shù)據(jù)調(diào)節(jié)是通過使用諸如放大，濾波，隔離，等等各種技術(shù)。對特

101、征性質(zhì)和這些工具的主要特點(diǎn)進(jìn)行了細(xì)節(jié)劃定。</p><p>　　——要特別注意，最嚴(yán)謹(jǐn)?shù)亟忉層嘘P(guān)在市場上可買到的各種數(shù)據(jù)采集和ADC。在幾個設(shè)備中也要進(jìn)行比較，以證明其性能的霸主地位。</p><p><b>　　復(fù)習(xí)題</b></p><p>　　給出完整測量系統(tǒng)方框圖的部件，并解釋各塊的功能。</p><p>　　繪

102、制傳感器的原理圖。</p><p>　　寫出化學(xué)，物理和生物傳感器之間的差異。</p><p>　　傳感器的特征是什么？</p><p>　　詳細(xì)講解電容式傳感器及其應(yīng)用。</p><p><b>　　給出傳感器的定義。</b></p><p>　　傳感器的類型有哪些？</p>&l

103、t;p><b>　　寫出換能器的特性。</b></p><p>　　解釋下：RTD和應(yīng)變計(jì)。</p><p>　　列出一般的信號調(diào)理功能。</p><p>　　大概解釋下ADC的結(jié)構(gòu)類型。</p><p>　　大概解釋下DAC的結(jié)構(gòu)類型。</p><p>　　討論閃速ADC結(jié)構(gòu)。</p

104、><p>　　解釋一下不同類型的傳感器。</p><p><b>　　畫出人體感應(yīng)結(jié)構(gòu)。</b></p><p>　　如何使用傳感器進(jìn)行信號檢測？</p><p>　　信號調(diào)理的各個階段是哪些？</p><p>　　如何使用SCXI信號調(diào)理？</p><p>　　LabVIEW

105、 based Advanced Instrumentation Systems</p><p>　　4.6 General Signal Conditioning Functions</p><p>　　Regardless of the types of sensors or transducers that are used, the proper</p><p&g