外文翻譯--一個以 “ dsp算法和asic架構(gòu)”為導(dǎo)向的碩士課程

1、<p><b>　　附錄A</b></p><p>　　A PROJECT-ORIENTED MASTER PROGRAMME IN</p><p>　　"DSP ALGORITHMS AND ASIC ARCHITECTURES"</p><p>　　Over the last decade Digital Si

2、gnal Processing (DSP) has evolved from being a term known by only a few specialists, to a household term. The growth in DSP applied in e.g., consumer, medical, communications, networking and computing devices has been sp

3、ectacular. In fact, the digital signal processor market has grown 40% per year since 1988 and this figure is expected to continue over the next 10 years. At the same time the extreme improvement in hardware technologies

4、has been paving the way for d</p><p>　　1. INTRODUCTION</p><p>　　The evolution over the past 2-3 decades within the Digital Signal Processing community towards more sophisticated and complex algo

5、rithms has been the primary reason for the design of today's very powerful, flexible, and easy-to-use general purpose (GP) programmable Digital Signal Processor. In numerous application areas these devices exhibit an

6、 efficient trade-off between performance, required time for HW/SW design, and price. From the early 80's, Aalborg University therefore has offered a Maste</p><p>　　In recent years, however, the number of

7、 applications which need support for high integration has increased substantially. In particular, portable systems, e.g., mobile communication systems and hearing aids (industrially represented by numbers in Denmark) are

8、 applications where extreme performance in terms of high speed, small physical size, low power consumption, and time to market is vital.For such types of applications, the GP programmable DSP is in many cases either lack

9、ing the ability to me</p><p>　　Consequently, in order to change our DSP Master candidate profile towards these new challenges, we started in1993 to look for alternative architectural possibilities, e.g.,[1].

10、 With the state-of-the-art IC technology and ASIC design tools, we found that a very promising educational approach is to provide the students with an in-depth knowledge of the theories, methods and tools required in ord

11、er to design and implement Application Specific Digital Signal Processors, fixed or programmable. Basica</p><p>　　After five years of continuous refinement, our Master programme is now running very successfu

12、lly with 15-20 new Masters every year. In order to share our experiences, we in this paper will discuss 1) the overall organization of the project-oriented education strategy at Aalborg University, 2) the main objective

13、and content of our Master programme, 3) a typical student project trajectory, and 4) general experiences.</p><p>　　2. THE PROJECT-ORIENTED STRATEGY</p><p>　　Established in 1974, Aalborg Universi

14、ty now has employed a project-organized study strategy for almost 25 year, [2]. The curriculum in engineering is project-organized from the day the freshmen arrive and until they graduate | the first year (i.e., two seme

15、sters) being spend learning how to do scientific work in project groups (typically 4-6 students, the exception being the Master project with normally 2 students). The next one and a half year in the undergraduate program

16、mes, the project-work i</p><p>　　In the design-oriented project-work, the students deal with know-how problems which can be solved by theories and knowledge they have acquired in their lectures. On the other

17、 hand, in the problem-oriented project-work, the students consider unsolved scientific problems. The project-work has a know-why approach and is supported by relevant lectures. The duration of each project is one semeste

18、r, where half of the time is devoted to the project-work, 25%is spend on courses related to the projects a</p><p>　　3. THE MASTER PROGRAMME</p><p>　　Entering the graduate level (the 6th semester

19、 being the entry), the students who want to obtain the Master degree in \DSP Algorithms and ASIC Architectures" are strongly encouraged to choose the \Signal Processing" direction (several options are available

20、). In three semesters, the students will work with \Deterministic Signal Processing", \Stochastic Signal Processing", and \Adaptive Signal Processing",</p><p>　　respectively.</p><p&

21、gt;　　Now, the main purpose of the Master programme (the two final semesters) is to provide the students with skills in analysis, design and implementation of real time DSP systems characterized by a high algorithmic and

22、architectural complexity. The Master programme focuses on theories, methods and tools required for design, implementation and optimization of modern DSP systems, including the following items; </p><p>　　_ de

23、sign and/or analysis of complex DSP functionalities using high level languages, e.g., C, C++, or MatLab. The kind of functionalities investigated typically belong to the following categories;</p><p>　　- extr

24、act information from an observed signal</p><p>　　- eliminate/reduce unwanted signal components</p><p>　　- fast and reliable signal transmission/detection</p><p>　　analyze, modify an

25、d benchmark DSP algorithms in order to _t them optimally into a fixed or programmable target architecture. The curriculum therefore include;</p><p>　　- definition of various cost functions</p><p&g

26、t;　　- algorithmic graph representation</p><p>　　- graph partitioning methods</p><p>　　- analysis of inherent parallelism</p><p>　　- single- and multi-processor scheduling</p>

27、<p>　　- algorithmic transformations</p><p>　　- numerical analysis, fixed and floating point</p><p>　　analyze, design and implement dedicated prototype architectures for real time execution

28、 of the algorithm(s).</p><p>　　The curriculum therefore include;</p><p>　　- various arithmetics and execution units (EXU)</p><p>　　- data- and control path topologies</p><

29、;p>　　- instruction set and decoding principles</p><p>　　- configuration of multiprocessor systems</p><p>　　- communication in multiprocessor systems</p><p>　　- heterogeneous and

30、reconfigurable DSP systems</p><p>　　- HW/SW co-design, and -verification</p><p>　　- VHDL programming, simulation and synthesis</p><p>　　- FPGA technologies and design tools</p>

31、;<p>　　4. A TYPICAL PROJECT TRAJECTORY</p><p>　　The design of a dedicated real time DSP system is initiated at the application level, i.e., first the students have to understand and describe the probl

32、em. This first step is trivial (the students have done this exercise several times before) but it provides valuable information for the next task where the class of algorithms typically employed within the given applicat

33、ion have to be identified and analyzed. A detailed analysis of the algorithms is essential in order to select for example the ap</p><p>　　Once the overall architectural structure has been decided upon, a ref

34、inement process is initiated where the students in detail design the data path. In some projects, the data path is designed using only standard EXUs like ALUs, MACs (Multiply ACcumulate), busses, and registers, but in ot

35、hers it also incorporate more algorithmic specific units, e.g., DIV, CORDIC, ABS, Sinus Look-Up-Table, dedicated Barrel-Shifter, and/or Bit-manipulation units. Finally, the controller is designed. It may be impl</p>

36、;<p>　　In order to handle systematically these and the following steps in the design trajectory (i.e., the actual implementation), a set of commercial design tools are needed. For the architectural design, simulat

37、ion, synthesis and prototyping, we have opted for VHDL and Altera's FLEX-series of FPGA. A small but efficient evaluation board, based on the FLEX 10K50 Altera FPGA connected to an UART for PC- interfacing and dual S

38、RAM providing data- and programmemory, is available for each project group.</p><p>　　5. GENERAL EXPERIENCES</p><p>　　Apart from minor modifications and updates, the Master programme is now runni

39、ng into its 6th year. Although the programme is quite intensive we found that it actually is possible during a two semester course to enable students to design operational FPGA prototype systems for complex DSP applicati

40、ons. The prerequisitions are a detailed knowledge of DSP theory and general digital circuit design. We are convinced that our success is due to the project-oriented education strategy. Working together i</p><p

41、><b>　　附錄B</b></p><p>　　一個以 “ DSP算法和ASIC架構(gòu)”為導(dǎo)向的碩士課程</p><p>　　在過去十年中數(shù)字信號處理（DSP）已從一個只有少數(shù)專家認知的術(shù)語，演變?yōu)橐粋€家喻戶曉的名詞。DSP在應(yīng)用方面的發(fā)展，例如，消費，醫(yī)療，通訊，網(wǎng)絡(luò)和計算設(shè)備方面已經(jīng)有了顯著地成就。事實上，自1988年以來，數(shù)字信號處理器的銷售額以每年40

42、％增長 ，預(yù)計在未來10年將繼續(xù)保持這樣的增長。在同一時間，硬件技術(shù)極速發(fā)展已為實時執(zhí)行的專用體系結(jié)構(gòu)的設(shè)計鋪平了道路，使DSP能完成更復(fù)雜的算法，不斷降低功耗和成本，以便執(zhí)行特定功能。因此，我們認為，先進的DSP的課題，仍將是許多電氣工程系學(xué)生必不可少的課程。這些課題基本上是有關(guān)：根據(jù)給定的規(guī)格設(shè)計高度復(fù)雜的DSP算法；利用各種和概念上不同的硬體架構(gòu)實時執(zhí)行這些算法。奧爾堡大學(xué)在碩士水平上有關(guān)DSP的理論課題的教學(xué)有著悠久歷史傳統(tǒng)，并

43、且，在1994年推出了一項新的碩士課程，在“ DSP算法和ASIC架構(gòu)” ?，F(xiàn)在，我們在這想對我們這5年來這一方案的成功執(zhí)行做出我們的經(jīng)驗報告。 </p><p><b>　　1．導(dǎo)言</b></p><p>　　在過去的二、三十年內(nèi)的數(shù)字信號處理一直朝向更精密和復(fù)雜的算法演變的最主要的原因是今天設(shè)計的非常強大，靈活和易于使用的通用（GP ）的可編程數(shù)字信號處理器。在

44、眾多的應(yīng)用領(lǐng)域，這些設(shè)備展示一個性價比，所需的時間，軟/硬體設(shè)計，和價格都很好。從80年代初，奧爾堡大學(xué)提供了傳統(tǒng)的DSP設(shè)計碩士課程，即在DSP處理器上執(zhí)行GP算法設(shè)計和實時性的應(yīng)用研究， 然而，近年來，申請數(shù)目其中需要支持高集成度已大幅增加。特別是，便攜系統(tǒng)，例如移動通信系統(tǒng)和助聽器（在丹麥代表工業(yè)化為的數(shù)字）是應(yīng)用而極速發(fā)展的表現(xiàn)，高速，體形小，功耗低，消費市場大是vital.for等類型的應(yīng)用程序， GP的可編程DSP在許多情況

45、下，要么缺乏能力，以滿足規(guī)格，或根本是矯枉過正。 </p><p>　　因此，為了改變我們的DSP掌握候選人的個人資料對這些新的挑戰(zhàn)，我們1993年開始尋找其他的可能性，例如， 1.與國家標準IC技術(shù)和ASIC設(shè)計工具，我們發(fā)現(xiàn)一個非常有前途的教育方法是提供學(xué)生一個在深入了解理論的同時，滿足方法和工具的需要，以便設(shè)計和實施的應(yīng)用具體的數(shù)字信號處理器，固定或可編程。基本上，這些處理器是被剝奪和定制版本的GP的DSP

46、的。因此，基本特征是：</p><p><b>　　量身定作指令集和；</b></p><p>　　以給定的應(yīng)用（即，一套算法）建拓撲結(jié)構(gòu)構(gòu)成的執(zhí)行的單位調(diào)整。這一必不可少的科目包括在碩士學(xué)位課程種，因此，先進的DSP的理論，概念，實時性架構(gòu)和理論的優(yōu)化算法和建筑的互動。 </p><p>　　經(jīng)過五年的不斷改進，我們的碩士課程，現(xiàn)在已近非常成

47、功了。每年與15-20的新人以分享我們的經(jīng)驗，我們在這方面的文件將討論：整體組織的面向項目的教育策略，在奧爾堡大學(xué)：研究工作的主要目的和內(nèi)容，我們的碩士課程；一個典型的學(xué)生項目的軌跡；一般的經(jīng)驗。 </p><p><b>　　2．該項目導(dǎo)向戰(zhàn)略</b></p><p>　　成立于1974年，奧爾堡大學(xué)，現(xiàn)在已擁有一個項目，組織研究策略，幾乎二十五年，該課程是在工程項

48、目的組織從創(chuàng)建之日起新生的到來，直到他們畢業(yè)，第一年（即，兩個學(xué)期）學(xué)習(xí)如何做科學(xué)工作的項目組（通常是4月6日的學(xué)生，除作為碩士項目，通常二學(xué)生）。在未來一年的一個半月中，本科課程的工作，主要是面向設(shè)計的。在此相反，過去兩年半來，在研究生課程的工作是面向問題的。加入五年后，獲得碩士學(xué)位，。 </p><p>　　在面向項目的設(shè)計工作中，學(xué)生的掌握了處理問題的訣竅是可以解決的理論和知識，他們演講已獲得理論知識。在另

49、一方面，在這個問題為導(dǎo)向的項目工作中，學(xué)生考慮解決的科學(xué)問題。項目工作有一個知道為什么態(tài)度和支持有關(guān)的講座。每一個項目時間都是一個學(xué)期，其中一半的時間是用于該項目的工作， 25 ％是用對有關(guān)的課程項目和25 ％是用于課程相關(guān)的課程。 </p><p><b>　　3．碩士學(xué)位課程</b></p><p>　　進入研究生水平（第六學(xué)期正在進入） ，誰的學(xué)生要取得“DSP

50、算法和ASIC架構(gòu)”碩士學(xué)位， ，我們鼓勵選擇“信號處理”的方向（幾個可供選擇） 。在3個學(xué)期，學(xué)生將以“確定性信號處理”，“隨機信號處理” ，和“自適應(yīng)信號處理” 進行分別。 </p><p>　　現(xiàn)在，碩士學(xué)位課程（最后兩學(xué)期） 主要目的是提供學(xué)生分析技能，，設(shè)計和實施的實時DSP系統(tǒng)的特點是高算法和建筑的復(fù)雜性。主方案的重點是理論，方法和工具所需的設(shè)計，執(zhí)行和優(yōu)化現(xiàn)代DSP系統(tǒng)，包括下列項目：</p&

51、gt;<p>　　_設(shè)計或分析復(fù)雜的DSP功能，使用高層次的語言，例如， C ， C + +中，或MATLAB的。該種功能的調(diào)查，通常屬于下列類別：</p><p>　　-從一觀察到的信號提取信息</p><p>　　-消除/減少不必要的信號元件</p><p>　　-快捷及可靠的信號傳輸/檢測</p><p>　　分析，修改和

52、基準DSP算法在以便他們成為一個最佳的固定或可編程的目標架構(gòu)。因此，課程包括：</p><p><b>　　-定義，各種功能</b></p><p><b>　　-算法圖代表</b></p><p><b>　　-圖形分割方法</b></p><p><b>　　-內(nèi)

53、在并行的分析</b></p><p>　　-單道和多處理器調(diào)度</p><p><b>　　-算法轉(zhuǎn)變</b></p><p>　　-數(shù)值分析，定點及浮點</p><p>　　分析，設(shè)計和實施專門的原型架構(gòu)的實時執(zhí)行該算法。 </p><p><b>　　因此，課程包括：&l

54、t;/b></p><p>　　-各種算法和執(zhí)行單位（EXU） </p><p>　　-數(shù)據(jù)和控制路徑拓撲</p><p><b>　　-指令集和譯碼原則</b></p><p><b>　　-配置多處理機系統(tǒng)</b></p><p>　　-在多處理器系統(tǒng)的溝通<

55、/p><p>　　-異質(zhì)性和可重構(gòu)DSP系統(tǒng)</p><p>　　-軟/硬體協(xié)同設(shè)計和驗證</p><p>　　-用VHDL編程，仿真和合成</p><p>　　-FPGA的技術(shù)和設(shè)計工具</p><p>　　4．一個典型的項目軌跡</p><p>　　設(shè)計一個專門的實時DSP系統(tǒng)是由應(yīng)用水平發(fā)起的

56、，即，首先學(xué)生要了解和描述的問題。這第一步是微不足道的（學(xué)生前以多次做了這項工作，），但它提供了有價值的信息，為下一步的任務(wù)所在班級的算法通常雇用特定的應(yīng)用有關(guān)系加以確認和分析。詳細分析了該算法是必要的，以便選擇，例如適當?shù)臄?shù)據(jù)字長（信號雜訊比和數(shù)值穩(wěn)定性） 。旁邊的，計算的特點，該算法已被發(fā)現(xiàn)。特別是，學(xué)生必須分析：類型的操作中發(fā)現(xiàn)的算法；體計算復(fù)雜性；類型的數(shù)據(jù)結(jié)構(gòu)，所用的算法；各記憶體存取模式；變量的生活倍。接下來，一個適當?shù)霓D(zhuǎn)讓

57、和分配：EXUS；數(shù)據(jù)處理發(fā)電機（達格）；記憶體類型，大小和組織；通信硬件；I / O，輸出設(shè)施。 </p><p>　　一旦整體建筑結(jié)構(gòu)已決定，細化的過程是發(fā)起了那里的學(xué)生在詳細設(shè)計數(shù)據(jù)路徑。在有些項目中，數(shù)據(jù)路徑設(shè)計使用的唯一標準EXUS和ALUS （乘以累積），總線，但在其他方面也把更多的算法的具體單位，例如，電子學(xué)， CORDIC設(shè)計， ABS，和/或位操作單位。最后，控制器的設(shè)計。它可能會實施一個簡單的

58、密克羅尼西亞，或者作為一個先進的音序器的支持，例如，數(shù)據(jù)依賴分支，嵌套循環(huán)，中斷和子程序建構(gòu)。到目前為止，只有類型的行動，以執(zhí)行在結(jié)構(gòu)已眾所周知的。下一步，在設(shè)計的軌跡，因此，轉(zhuǎn)換到這些行動的實際指令集的情況了一款可編程架構(gòu)，是必需的。我們的經(jīng)驗表明，該指令集的設(shè)計程序，在大多數(shù)學(xué)生的項目是非常耗費時間。這基本上是由于事實，即許多設(shè)計迭代通常是之前需要一個合理的匹配之間的初始類算法和盡可能小的和最有效的指令集是發(fā)現(xiàn)。 在為了應(yīng)付這些系統(tǒng)

59、和下列步驟，在設(shè)計的軌跡（即，實際執(zhí)行），一套商業(yè)設(shè)計工具是必須的。為建筑設(shè)計，模擬，合成與原型，我們選擇了用VHDL和Altera的Flex系列的FPGA 。一個小而有效率的評估電路板的基礎(chǔ)上，F(xiàn)LEX的10k50 Altera的FPGA的連接到一個UART的為P</p><p><b>　　5．一般經(jīng)驗</b></p><p>　　除了一些小的調(diào)整和更新，碩士課程

60、現(xiàn)正運行到其第六年。雖然該方案是相當密集，我們發(fā)現(xiàn)它其實是有可能在一項為期兩學(xué)期課程，讓學(xué)生設(shè)計業(yè)務(wù)FPGA原型系統(tǒng)的復(fù)雜的DSP應(yīng)用。該prerequisitions是一個詳細的知識DSP的理論和一般數(shù)字電路設(shè)計。我們深信，我們的成功是由于該項目為導(dǎo)向的教育策略。工作在一小群體中的學(xué)生具有很強的動機和準備花一些額外的時間，每天都在為了實現(xiàn)其項目目標而努力。最有力的表現(xiàn)是各種不同的碩士論文已先后進行了例證，可不幸的是，寫在丹麥，也就是說