版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、電子科技大學(xué)碩士學(xué)位論文1.5Bit級(jí)pipelinedADC典型單級(jí)電路結(jié)構(gòu)實(shí)現(xiàn)研究姓名:石艷梅申請(qǐng)學(xué)位級(jí)別:碩士專業(yè):微電子與固體電子學(xué)指導(dǎo)教師:楊謨?nèi)A20040101ABSTRACTWiththeexplosivedevelopmentofcommunicationsystemanddigitalsignalprocessingtechnologyananalogto—digitalconverteLasainterfacebet
2、weenanalogsignalanddigitalsignal,isnecessaryPipelineADChasanexcellentcombinationofhighconverterrateandhighconverterprecisionAtthesametime,ithasagoodtradeoffbetweenspeedanddissipation,SOItiswidelyusedA33Msample/s15bit/sta
3、gelObitpipelineADCisdesignedandanalyzedinthispaperInthispapertheperformanceofseveralclassicalA/DconverterswithdifferentarchitectureisanalyzedandcomparedPipelineADCisselectedforitsbetterperformance。Byanalyzingthetradeoffb
4、etweenthespeedmiddissipation,15bit/stagepipelineADCisadoptedThesystemstructureisimprovedbasedonthetraditional15bit/stagepipelineADCThefirst9stagesadoptthesamestructureatterbeingimproved,whichmakesthedesignmodularizedThet
5、enthstagejustneedasimplecomparatorwhichearlcorrecttheninthstageTheimprovedsystemdecreasesthedifficultyindesigningandsavesmoredesigningtimeAfewsystemerrorsthataregainerrorsubADCerrorandsubDACerroretcaresimulatedandanalyze
6、dInthispaperthesourcesoftheseerrorsareanalyzedandtheseerrorsaresimulatedintheMatlab/simulinkenvironmentFromthesimulationresult,wecanknowtheinfluencefromtheellorstothesystemperfomaanceTwoerrorcorrectiontechnologies,whicha
7、regainerrorcorrectiontechnologyandcomparatorerrorcorrectiontechnologyarebroughtforthandappliedinthe15bit/stagepipelineADCMeantime,theyaresimulatedintheMatlab/simulinkenvironmentandtheresultofsimulationshowsthatthetwocorr
溫馨提示
- 1. 本站所有資源如無(wú)特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 1.5bit級(jí)pipeline結(jié)構(gòu)ad轉(zhuǎn)換器關(guān)鍵單元電路設(shè)計(jì)研究
- 高精度流水線adc的1.5bit級(jí)電路研究與設(shè)計(jì)
- 板級(jí)BIT的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 單級(jí)PFC電路的研究與設(shè)計(jì).pdf
- 晶體管單級(jí)放大電路的測(cè)試
- 實(shí)驗(yàn)一 單級(jí)放大電路的設(shè)計(jì)與仿真
- 晶體管單級(jí)放大電路實(shí)驗(yàn)報(bào)告
- 單級(jí)反激式功率因數(shù)校正電路研究
- 1.5單煤.doc
- 臨界工作模式單級(jí)功率因數(shù)校正電路研究.pdf
- 1.5級(jí)渦輪非定常流動(dòng)研究
- 單級(jí)反激式功率因數(shù)校正電路研究.pdf
- 14bit單環(huán)結(jié)構(gòu)sigma-delta調(diào)制器設(shè)計(jì).pdf
- 基于SEPIC電路的單級(jí)LLC諧振變換器研究.pdf
- 單級(jí)蝸輪蝸桿減速器設(shè)計(jì)論文【F=2300,V=1.5,D=500】.doc
- 單級(jí)蝸輪蝸桿減速器設(shè)計(jì)論文【F=2300,V=1.5,D=500】.doc
- 課程設(shè)計(jì)——單級(jí)cmos放大電路的設(shè)計(jì)與仿真
- 單級(jí)PFC反激式LED驅(qū)動(dòng)電路效率的分析與研究.pdf
- 環(huán)形單級(jí)倒立擺的穩(wěn)定控制研究與實(shí)現(xiàn).pdf
- 1.5M單煤層.docx
評(píng)論
0/150
提交評(píng)論