基于Garfield處理器的稅控機(jī)系統(tǒng)設(shè)計(jì).pdf

1、對(duì)嵌入式系統(tǒng)的研究不僅僅是對(duì)嵌入式處理器芯片的研究，還應(yīng)該包括對(duì)基于該處理器的系統(tǒng)解決方案的研究。通過研究系統(tǒng)解決方案，不但可以拓展處理器的使用范圍，還可以指導(dǎo)其改進(jìn)發(fā)展。 稅控收款機(jī)是國家實(shí)施金稅工程帶動(dòng)的一個(gè)新興產(chǎn)業(yè)，將在近年內(nèi)得到廣泛應(yīng)用，但目前市場中高端稅控收款機(jī)存在接口功能不多及系統(tǒng)擴(kuò)展性差的缺點(diǎn)，岡此，本文主要研究并實(shí)現(xiàn)了基于Garfield SEP3203處理器的多功能高擴(kuò)展性稅控收款機(jī)系統(tǒng)應(yīng)用方案。

2、 所實(shí)現(xiàn)的系統(tǒng)以Garfield SEP3203為核心，F(xiàn)PGA為接口控制器；相應(yīng)系統(tǒng)電路分為處理器應(yīng)用系統(tǒng)和．FPGA擴(kuò)展系統(tǒng)兩人部分。處理器應(yīng)用系統(tǒng)包括存儲(chǔ)系統(tǒng)和處理器外圍電路。在存儲(chǔ)系統(tǒng)的設(shè)計(jì)中分析了系統(tǒng)對(duì)存儲(chǔ)系統(tǒng)的要求和各種存儲(chǔ)器件的優(yōu)缺點(diǎn)，并在此基礎(chǔ)上提出存儲(chǔ)系統(tǒng)的設(shè)計(jì)方案，特別添加了斷電保護(hù)存儲(chǔ)系統(tǒng)；設(shè)計(jì)了備電實(shí)時(shí)時(shí)鐘系統(tǒng)，并估算了該系統(tǒng)的使用壽命；通過總線擴(kuò)展方式設(shè)計(jì)的以太網(wǎng)控制器和USB OTG制器；最后設(shè)計(jì)了電源系統(tǒng)

3、。 FPGA擴(kuò)展系統(tǒng)包括IC/SIM卡控制器、打印頭、PS/2控制器、VFD控制器、9線串行接口、1284接口。系統(tǒng)中使剛Garfield SEP3203處理器的SRAM接口設(shè)計(jì)了FPGA與處理器的通訊接口。設(shè)計(jì)并優(yōu)化了打印頭驅(qū)動(dòng)電路；通過復(fù)用部分控制信號(hào)的方式設(shè)計(jì)了IC/SIM卡控制器的外圍電路；基于PS/2協(xié)議設(shè)計(jì)了PS/2控制器的外圍電路和內(nèi)部模塊。 最后完成了對(duì)FPGA擴(kuò)展系統(tǒng)的調(diào)試，并得到了系統(tǒng)各模塊實(shí)

4、現(xiàn)后的具體參數(shù)。經(jīng)測試實(shí)時(shí)時(shí)鐘日誤差小于±1s，以太網(wǎng)控制器數(shù)據(jù)傳輸速率為100Kbits/s～500Kbits/s，USB OTG控制器傳輸速率為3．97Mbits/s，打印頭打印速度為4．2行/秒，IC/SIM卡控制器傳輸波特率達(dá)到9600Kbits/s，PS/2控制器可以支持lM以上時(shí)鐘。 目前稅控收款機(jī)系統(tǒng)的樣機(jī)已制成，并完成了稅控演示程序。與其他設(shè)計(jì)相比該系統(tǒng)中增加了以太網(wǎng)控制器和USB OTG控制器，并以FPGA