低功耗、高穩(wěn)定性CMOS環(huán)形振蕩器.pdf

1、低成本、低功耗的振蕩器已成為市場的主導(dǎo)需求;而高密度的頻譜資源對(duì)振蕩器的精確性和穩(wěn)定性提出更高要求。因此，頻率穩(wěn)定的振蕩器是集成電路設(shè)計(jì)的熱門難點(diǎn)課題。
　　本項(xiàng)目采用UMC 0.6μm線寬工藝，使用內(nèi)部獨(dú)立電壓源結(jié)構(gòu)，借助差動(dòng)延時(shí)單元的抑制噪聲作用，設(shè)計(jì)一種輸出頻率為8MHZ、精度為2％的CMOS環(huán)形振蕩器。就此，本文的研究工作及研究成果如下:
　　1.根據(jù)巴克豪森準(zhǔn)則和線性時(shí)變噪聲模型對(duì)振蕩器的環(huán)路級(jí)數(shù)、增益，及相位噪聲

2、進(jìn)行模型匹配，得到了能降低相位噪聲的振蕩環(huán)路結(jié)構(gòu)和MOS管尺寸優(yōu)化的系統(tǒng)設(shè)計(jì)方案。
　　2.為解決系統(tǒng)電路模塊中的外部電源噪聲，將電壓提升電路和Band gap電路在芯片內(nèi)集成，解決了振蕩器芯片電源的干擾與噪聲問題。在差動(dòng)延時(shí)單元電路中引入負(fù)阻網(wǎng)絡(luò)，解決了一般差動(dòng)電路中增益低、輸出擺幅小的缺點(diǎn)，有效的提高了抑止共模噪聲的能力。
　　3.在芯片版圖的設(shè)計(jì)中，通過電路對(duì)稱和尺寸嚴(yán)格匹配的版圖設(shè)計(jì)，減小了失調(diào)對(duì)頻率精度的影響。