CMOS高頻環(huán)形振蕩器相位噪聲的抑制技術(shù).pdf

1、振蕩器在模擬電路中應(yīng)用很廣，如時鐘源和壓控振蕩器(VCO)，其振蕩電路都可以通過CMOS環(huán)形振蕩器來實現(xiàn)，因為它有較好的可控性、高集成度和低廉的價格。但與晶振和高Q值的LC諧振回路振蕩結(jié)構(gòu)相比，由于MOS器件的溫度特性和生產(chǎn)工藝等因素，使它的相位噪聲比較大，直接影響其性能和應(yīng)用領(lǐng)域。
　　 相位噪聲在數(shù)字電路中被稱為時鐘抖動，也就是說它會影響電路的穩(wěn)定性，但從本質(zhì)上將是在中心頻率以外的頻域產(chǎn)生了振蕩，使得電路的輸出時鐘波形邊沿延

2、遲或提前(即位錯)，在通訊電路中，相位噪聲會降低信號的信噪比及調(diào)相的質(zhì)量，對于數(shù)字調(diào)制解調(diào)電路會增加誤碼率。用在射頻電路中，它會讓本振信號的頻譜變寬，使頻域很窄的有用信號經(jīng)過和本振的混頻后其頻域變寬，若它與噪聲頻域重疊，會經(jīng)再次混頻、甚至調(diào)制，嚴(yán)重影響通信質(zhì)量。所以對于設(shè)計穩(wěn)定的環(huán)形振蕩器，相位噪聲成為其性能好壞的關(guān)鍵因素。而如何設(shè)計出頻率高且噪聲低的環(huán)振，一直是許多電路設(shè)計者努力的目標(biāo)。
　　 本文在參考了大量的相關(guān)文獻資料后

3、，詳細地說明了CMOS高頻環(huán)形振蕩器的基本原理和其相位噪聲產(chǎn)生的原因，用數(shù)學(xué)和物理的方法分析了相位噪聲來源，并據(jù)此尋找抑制途徑：增大環(huán)路的Q值和信號的功率、減小偏置管延時、增加相干源電路和改進反相單元結(jié)構(gòu)(Maneatis結(jié)構(gòu)和“負”延時4輸入雙延時結(jié)構(gòu))等一系列改進電路結(jié)構(gòu)的措施來減小相位噪聲。然后設(shè)計了相應(yīng)的實際電路來仿真和驗證，結(jié)果顯示其相位噪聲可以達到-110dBc/Hz以下的設(shè)計要求，以及總功耗低于12mW功耗等參數(shù)要求，完全