數(shù)據(jù)加密算法的研究與實現(xiàn).pdf

1、本文首先研究了高級加密標準(AdvancedEncryptionStandard，AES)算法、公鑰密碼算法(RSA)，并針對兩種算法各自的優(yōu)缺點，采用將兩種算法結合在一起來實現(xiàn)對數(shù)據(jù)進行加解密的混合加解密算法。在AES算法實現(xiàn)中，在對比了流水線結構、內部流水線結構和循環(huán)展開結構的速度和特點之后，選擇了基本結構來實現(xiàn)算法。在AES算法密鑰擴展方面，采用了加密同步擴展，并將各擴展密鑰存入存儲器中，在解密時從存儲器中讀取密鑰的方法。在RSA

2、算法實現(xiàn)中，采用了以低位乘法器單元連乘、連加的方式來實現(xiàn)高位乘法器，以查找表來實現(xiàn)試商等方法，大大減少了所需的芯片資源。 按照自頂向下的設計方法，采用可綜合的代碼風格，在Quartus4.2軟件中分別設計了AES算法、RSA算法各個功能模塊的VerilogHDL代碼，并進行了仿真，驗證了設計的正確性，并以Altera公司的Cyclone系列EP1C6Q240C8型FPGA為載體進行了映射和實現(xiàn)，其AES算法加密正常工作的時鐘頻率

3、為33.33MHZ，解密為28.57MHZ，RSA算法中的模乘單元的正常工作速率為650次/秒。 在設計出了AES、RSA兩種算法的IP核設計之后，研究了Altera公司開發(fā)的32位NiosⅡ嵌入式軟核的特點，給出了一個基于可編程片上系統(tǒng)(systemonaprogrammablechip，SOPC)的嵌入式混合加解密系統(tǒng)的設計，本設計充分利用前面設計的AES、RSA兩種算法的P核，結合SOPC的設計方法，分別定制了AES、RS