基于PCI總線的高級(jí)在軌系統(tǒng)幀同步信號(hào)發(fā)送器的FPGA設(shè)計(jì).pdf

1、本文描述了基于PCI總線的高級(jí)在軌系統(tǒng)(AOS)幀同步信號(hào)發(fā)送器的FPGA設(shè)計(jì)與實(shí)現(xiàn),深入地分析和研究了幀同步通信技術(shù)、FPGA技術(shù)、PCI總線標(biāo)準(zhǔn)。幀同步發(fā)送器工作在AOS的物理層,作用是將來自虛擬信道訪問層(VCA)的虛擬信道協(xié)議數(shù)據(jù)單元(VC-PDU)加上CCSDS規(guī)定的4字節(jié)的幀同步碼1ACFFC1D后,形成一個(gè)連續(xù)的數(shù)據(jù)流,即物理信道存取協(xié)議數(shù)據(jù)單元(PCA-PDU),然后將數(shù)據(jù)串行發(fā)出。本設(shè)計(jì)用FPGA的方式實(shí)現(xiàn)了幀同步信號(hào)

2、發(fā)送器。主要包括以下內(nèi)容:1)對(duì)幀同步信號(hào)發(fā)送器的原理性研究;2)對(duì)幀同步信號(hào)發(fā)送器的基本電路單元:空幀填充模塊、FIFO模塊、位同步脈沖產(chǎn)生模塊、并串轉(zhuǎn)換模塊、BUSMUX模塊、分頻模塊進(jìn)行研究和設(shè)計(jì);3)對(duì)于FIFO模塊、空幀填充模塊、位同步脈沖產(chǎn)生模塊和格雷碼計(jì)數(shù)器進(jìn)行重點(diǎn)研究和設(shè)計(jì);4)綜合上述的基本電路單元,實(shí)現(xiàn)幀同步信號(hào)發(fā)送器的原理性設(shè)計(jì);5)對(duì)PCI總線標(biāo)準(zhǔn)進(jìn)行仔細(xì)的研究和分析;6)采用自上而下的方法,實(shí)現(xiàn)本課題PCI總線

3、控制模塊,從功能上把該模塊分成命令和地址譯碼及地址計(jì)數(shù)模塊、生成奇偶校驗(yàn)位模塊、檢測(cè)奇偶校驗(yàn)位模塊、配置空間寄存器模塊和控制目標(biāo)設(shè)備的狀態(tài)模塊;7)在開發(fā)板自帶驅(qū)動(dòng)和測(cè)試程序的基礎(chǔ)上,研究了簡(jiǎn)單的應(yīng)用軟件開發(fā)。本文的所有QuartusII下的設(shè)計(jì)都是采用VHDL語言編寫,在時(shí)序仿真、功能仿真都正確無誤后,把整個(gè)程序模塊下載到ALTELA公司生產(chǎn)的Cyclone系列的EP1C12Q240C8芯片中。經(jīng)驗(yàn)證,該幀同步信號(hào)發(fā)送器的FPGA設(shè)計(jì)