2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩63頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、Delta-sigma ADC由于采用了過采樣和噪聲整形,使得信號帶寬內(nèi)的量化噪聲受到抑制,帶內(nèi)信噪比得到增強。同時,delta-sigma ADC依靠過采樣和復(fù)雜的數(shù)字濾波器使得模擬電路部分的電路設(shè)計性能指標(biāo)可以大幅度下降,降低了電路設(shè)計難度。因此,由于delta-sigma ADC的高性能和設(shè)計的易實現(xiàn)性,在各個領(lǐng)域得到廣泛應(yīng)用。 本論文首先介紹了高精度電能測量的意義和發(fā)展?fàn)顩r,以及目前業(yè)界內(nèi)的測量標(biāo)準(zhǔn)。在此基礎(chǔ)上討論del

2、ta-sigma技術(shù)基本概念,并且設(shè)計了一款能夠用于電表測量的二階delta-sigma調(diào)制器。根據(jù)系統(tǒng)要求,本論文詳細(xì)敘述了從matlab系統(tǒng)級設(shè)計到利用verilog-A-模擬硬件描述性語言-delta-sigma調(diào)制器行為級設(shè)計,再到實現(xiàn)晶體管設(shè)計整個設(shè)計流程。特別著重討論了在matlab系統(tǒng)級設(shè)計和verilog-A的行為級設(shè)計。在matlab設(shè)計中,利用matlab仿真設(shè)計的快速,抽象化,自動化程度高等特點,通過design-

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論