Delta-Sigma模數，數模轉換器設計與應用.pdf

1、現在對A/D和D/A轉換電路的普遍要求是與VLSI工藝兼容，以便實現信號接口電路與數字處理系統(tǒng)的單片集成。從而提高整個系統(tǒng)的可靠性并降低生產成本。為了滿足這個要求，并充分利用現代VLSI的高速，高集成度的優(yōu)點。一種叫做過采樣增量總和調制（Delta—sigma）的技術被運用到A/D和D/A轉換器的設計中。傳統(tǒng)的Nyquist率數模，模數轉換器由于采用高位量化器結構，所能實現的轉換精度受到元件匹配精度的限制。在標準VLSI CMOS工藝中

2、，高精度必須采用特殊工藝才能獲得。采用增量總和調制技術的A/D和D/A轉換器避免了對元器件匹配精度的較高要求，而以高抽樣速率來實現高位量化，即以速度來換取精度。解決了高精度的A/D，D/A與VLSI數字信號處理器的工藝兼容問題。 本文首先利用線性模型推導出增量總和調制器的結構和它的噪聲調制特性。推導出增大過采樣比和增加調制器中積分器的階數都能顯著提高增量總和調制器的性能。單級多階調制器雖然能實現對量化噪聲的高階調制，卻存在著隨輸

3、入信號幅度的增加而發(fā)生調制器過載而振蕩的現象。所以在設計時要考慮調制器穩(wěn)定性的問題。級聯結構調制器的提出能消除對穩(wěn)定性的顧慮。本文介紹了級聯結構的調制器并作了推導。 多比特轉換可帶來比單比特轉換大得多的優(yōu)勢。如保證轉換器的穩(wěn)定性，降低過采樣比，提高信噪比等。但它也帶來了另一個問題是由多比特轉換引出的非線性度。為了消除非線性度帶來的噪聲，本文第二章給出了動態(tài)元素匹配的DWA算法極其實現。并設計了一個基于2—2級聯結構的內置4比特D

4、AC的Delta—sigma模數轉換器。 本文的三，四，五章給出了一個16位的過抽樣Delta—sigma數模轉換器的設計。Delta—sigma數模轉換器包括Delta—sigma調制器，升采樣濾波器組和模擬低通濾波器組成。本文運用了數字濾波器的理論和方法來設計過抽樣Delta—sigma數模轉換器。采用chebyshevⅡ型高通濾波器作為調制器噪聲傳遞函數原型，設計了一個64倍升采樣率的5階Delta—sigma調制器，其信

5、噪比達到112dB。由于高階的調制器會帶來不穩(wěn)定的問題，從理論和實踐兩方面求出了帶來不穩(wěn)定調制器本身參數和輸入信號幅度的臨界值。最后給出了調制器的設計和仿真結果。第四章從理論的角度分析了升采樣濾波器的原理。為了減小芯片面積并降低功耗，同時利用半帶濾波器和梳狀濾波器的特性，升采樣濾波器采用了多級實現方案。給出各級濾波器的系數及性能指標后，先在Matlab中進行設計及仿真驗證。采用了CSD碼將得出的浮點系數轉化為能在硬件中實現的定點系數。再

6、仿真通過后，進行硬件構件的設計。整個升采樣濾波器構件分為了DSP和DSP_CTRL兩部分。DSP主要包括了乘法器，加法器，累加寄存器和鎖存器。DSP_CTRL負責控制DSP的操作時序，以保證在規(guī)定的時間完成規(guī)定的操作，并控制在合適的時間對和Ram進行讀或寫，對Rom進行讀操作。分別給出了以上各模塊的設計并用Verilog語言于RTL級實現并仿真驗證通過。末端的模數轉換器的功能主要有兩個，一個是作為一個低通濾波器將高頻的量化噪聲和混疊信號