系統(tǒng)芯片中片上總線結(jié)構(gòu)的性能評價研究.pdf

1、應(yīng)用需求的增長和系統(tǒng)芯片集成度的不斷提高，對系統(tǒng)芯片片上互連結(jié)構(gòu)提出了更高的要求?？偩€結(jié)構(gòu)作為片上互連的主要方式，其實現(xiàn)目標(biāo)主要包括高性能、低功耗以及低硬件開銷。性能是衡量片上總線結(jié)構(gòu)優(yōu)劣的重要指標(biāo)，因而片上總線結(jié)構(gòu)的性能評價是一項非常重要和有意義的工作。本論文的主要工作即著重于系統(tǒng)芯片中片上總線結(jié)構(gòu)的性能評價研究，包括總線結(jié)構(gòu)的建模、系統(tǒng)仿真環(huán)境的建立以及性能評價的方法。 針對系統(tǒng)芯片中所采用的片上總線結(jié)構(gòu)特征，本文采取了基于

2、總線排隊模型和系統(tǒng)仿真模型相結(jié)合進(jìn)行性能評價的技術(shù)路線。不同于以往基于簡單的經(jīng)典排隊模型的總線性能評價研究，本文面向?qū)嶋H系統(tǒng)建立了更加精確的排隊模型，在提高模型精確性的同時保持了排隊模型分析的抽象性。本文還建立了片上系統(tǒng)仿真環(huán)境，提出了基于高級語言c++以及基于ISS模擬器-APMulator的總線性能分析技術(shù)，可作為排隊模型分析的有益補充。相比于類似的研究，基于ARMulator的性能分析具有簡單易用、仿真速度快、精度高等優(yōu)點，同時硬

3、件模型的建立允許直接運行軟件程序進(jìn)行系統(tǒng)級性能分析。針對多個實際問題的實驗結(jié)果表明，本文所建立的排隊模型和系統(tǒng)仿真模型是正確的，基于排隊模型和系統(tǒng)仿真模型的分析能夠?qū)崿F(xiàn)對系統(tǒng)芯片中片上總線結(jié)構(gòu)性能的定量和定性分析，為系統(tǒng)設(shè)計人員提供了有價值的參考依據(jù)。 通過排隊模型分析和基于高層仿真模型分析的結(jié)合，本文采用循序漸進(jìn)的方法分析了系統(tǒng)設(shè)計過程中面臨的多個性能評價問題。首先對片上系統(tǒng)中類似LCD控制器這類的實時性主設(shè)備總線緩沖大小進(jìn)行

4、估計，得出在一定的系統(tǒng)應(yīng)用背景下主設(shè)備在總線接口中緩沖的合適容量?；诟邔臃抡婺Ｐ头治龅玫降慕Y(jié)果同實際電路仿真得到的結(jié)果之差小于1﹪，基于排隊模型的分析結(jié)果同仿真分析亦十分接近；然后分析片上總線結(jié)構(gòu)中另一個重要的方面-仲裁算法，通過排隊分析方法快速地進(jìn)行了不同仲裁算法的性能對比，還計算了不同仲裁條件下的緩沖容量，結(jié)論顯示采用輪轉(zhuǎn)優(yōu)先級仲裁算法時，系統(tǒng)性能相對最好；最后將研究內(nèi)容擴展到片上總線結(jié)構(gòu)的整體性能研究，包括對3種不同集成方式下的

5、DMA傳輸效能進(jìn)行了定量分析以及給出單、雙層總線結(jié)構(gòu)在性能上的比較。對DMA傳輸效能的分析結(jié)果表明采用DMA專用外設(shè)總線，可在付出不大的硬件開銷的前提下獲得明顯的性能提升，且要使得DMA傳輸效率與系統(tǒng)性能獲得較好的折中，DMA的單位傳輸個數(shù)應(yīng)該有合理的取值，同時實驗分析還再一次證明了采用輪轉(zhuǎn)優(yōu)先級算法的優(yōu)越性。在雙層總線結(jié)構(gòu)同單層總線結(jié)構(gòu)的性能對比中，實驗結(jié)果表明系統(tǒng)中各個主設(shè)備的平均等待時間可以降低50﹪以上，且排隊分析同仿真分析得到