容錯(cuò)IP核的軟硬件協(xié)同設(shè)計(jì).pdf

1、片上系統(tǒng)(SOC)是集成電路(IC)飛速發(fā)展的產(chǎn)物，它滿(mǎn)足了市場(chǎng)對(duì)芯片成本、面積、功耗及上市時(shí)間的要求。為了保證SOC功能和時(shí)序的正確，需要在設(shè)計(jì)過(guò)程中對(duì)SOC進(jìn)行反復(fù)驗(yàn)證。然而，SOC設(shè)計(jì)復(fù)雜度的日益提高給SOC的驗(yàn)證帶來(lái)了極大的挑戰(zhàn)。 單從硬件角度設(shè)計(jì)SOC，因?yàn)橛布Y(jié)構(gòu)調(diào)整不靈活，使得需要花更長(zhǎng)的時(shí)間進(jìn)行設(shè)計(jì)和驗(yàn)證；單從軟件角度考慮驗(yàn)證問(wèn)題，軟件的不穩(wěn)定性給設(shè)計(jì)增加了許多不確定因素。軟硬件協(xié)同設(shè)計(jì)正好結(jié)合了兩方面的優(yōu)點(diǎn)、彌

2、補(bǔ)了彼此的缺點(diǎn)。 軟硬件協(xié)同設(shè)計(jì)的驗(yàn)證階段是給出一個(gè)算法，該算法能自動(dòng)尋找面向約束條件的軟硬件最佳折中點(diǎn)、并以此生成切實(shí)的系統(tǒng)架構(gòu)。軟硬件協(xié)同設(shè)計(jì)的方法可以使軟件設(shè)計(jì)者在硬件完成之前接觸到硬件模塊，同時(shí)可以使硬件設(shè)計(jì)者盡早接觸軟件，因此，軟硬件協(xié)同設(shè)計(jì)在減少SOC的設(shè)計(jì)和驗(yàn)證時(shí)間上有著明顯的優(yōu)點(diǎn)，使設(shè)計(jì)在早期進(jìn)行系統(tǒng)級(jí)驗(yàn)證，減少了SOC設(shè)計(jì)中的盲目性。正是基于此考慮，本課題利用軟硬件協(xié)同設(shè)計(jì)技術(shù)來(lái)實(shí)現(xiàn)容錯(cuò)IP核的設(shè)計(jì)與驗(yàn)證。

3、 本文主要討論了Viterbi譯碼器容錯(cuò)IP核的原理和實(shí)現(xiàn)方法、軟硬件協(xié)同設(shè)計(jì)的原理和軟硬件劃分原則、軟硬件協(xié)同設(shè)計(jì)平臺(tái)的構(gòu)建、Viterbi譯碼器容錯(cuò)IP核的FPGA設(shè)計(jì)過(guò)程、軟硬件數(shù)據(jù)交換的通信接口設(shè)計(jì)和驗(yàn)證界面的開(kāi)發(fā)等，內(nèi)容涉及到通信領(lǐng)域的糾錯(cuò)碼、計(jì)算機(jī)領(lǐng)域的軟硬件技術(shù)和IC設(shè)計(jì)的相關(guān)知識(shí)。開(kāi)發(fā)工具和平臺(tái)有Modelsim、Synplify Pro、QuartusⅡ、GNU工具鏈和ARM-LINUX嵌入式設(shè)計(jì)平臺(tái)。開(kāi)發(fā)語(yǔ)言用到

4、C/C++、匯編語(yǔ)言和Verilog HDL。 本文根據(jù)軟硬件劃分算法的理論，自主開(kāi)發(fā)了用于軟硬件協(xié)同設(shè)計(jì)的系統(tǒng)平臺(tái)，并根據(jù)軟硬件劃分算法對(duì)平臺(tái)進(jìn)行了軟硬件劃分。在軟件方面，我們利用ARM-LNUX平臺(tái)，用圖形界面窗口來(lái)產(chǎn)生測(cè)試激勵(lì)，使驗(yàn)證方便而快捷；在硬件方面，我們利用FPGA平臺(tái)，保證了容錯(cuò)IP核在較高時(shí)鐘頻率下運(yùn)行。軟件平臺(tái)和硬件平臺(tái)之間通過(guò)通信接口進(jìn)行信息交換，測(cè)試數(shù)據(jù)利用通信接口在軟件和硬件之間傳遞。從結(jié)果來(lái)看，用軟硬