基于多路NCO的高速信號(hào)發(fā)生器的研究與實(shí)現(xiàn).pdf

1、隨著現(xiàn)代數(shù)字技術(shù)和VLSI技術(shù)的發(fā)展，通過數(shù)字方式獲得脈沖壓縮信號(hào)已成為現(xiàn)代雷達(dá)普遍采用的波形合成方法。數(shù)字方法生成的波形具有嚴(yán)格的相干性、便捷的可重復(fù)性、高強(qiáng)的穩(wěn)定性以及靈活的可編程性等優(yōu)點(diǎn)，能夠?qū)崿F(xiàn)波形參數(shù)捷變以及產(chǎn)生任意復(fù)雜波形，滿足了現(xiàn)代電子戰(zhàn)環(huán)境中對(duì)雷達(dá)抗干擾和強(qiáng)生存能力的迫切要求。因此，對(duì)雷達(dá)波形數(shù)字化產(chǎn)生技術(shù)的深入研究具有非常重要的現(xiàn)實(shí)意義。 本文針對(duì)某數(shù)字T/R組件項(xiàng)目，提出了一種基于中頻采樣，采用多路NCO(N

2、umerical Controlled Oscillator，數(shù)控振蕩器)并行工作的高速信號(hào)發(fā)生器的硬件實(shí)現(xiàn)方案，并且根據(jù)此方案完成了高速數(shù)字信號(hào)產(chǎn)生部分的FPGA(FieldProgrammed GateArray，現(xiàn)場可編程門陣列)實(shí)現(xiàn)及系統(tǒng)的硬件設(shè)計(jì)。通過仿真測試結(jié)果表明，該系統(tǒng)能夠滿足總體設(shè)計(jì)的指標(biāo)要求。 本文主要工作如下： 1、介紹了雷達(dá)信號(hào)的一些基本理論知識(shí)，全面分析了數(shù)控振蕩器(NCO)的工作原理。

3、 2、介紹了目前比較先進(jìn)的SOPC(System On Programmable Chip，可編程片上系統(tǒng))技術(shù)、NIOSⅡ軟核及片上總線技術(shù)。 3、從理論上提出了總體設(shè)計(jì)方案，采用多路NCO并行工作的方式，對(duì)NCO精度的選取以及頻率、相位、延時(shí)的控制作出了詳細(xì)的理論分析和仿真，為硬件的實(shí)現(xiàn)奠定了必要的理論基礎(chǔ)。 4、根據(jù)理論分析，提出了整個(gè)系統(tǒng)的硬件實(shí)現(xiàn)方案，即采用FPGA+DAC的方式來實(shí)現(xiàn)高速信號(hào)發(fā)生器，在FPGA