基于DDS和PLL的頻率合成器的研制.pdf

1、頻率合成器是現(xiàn)代電子系統(tǒng)的重要組成部分，是決定電了系統(tǒng)性能的關(guān)鍵設(shè)備之一。隨著現(xiàn)代通信技術(shù)的發(fā)展，系統(tǒng)對(duì)頻率合成器提出了越來越多的要求。低相位噪聲、高頻譜純度、高捷變速率和高頻率分辨率的頻率合成器已經(jīng)成為頻率合成技術(shù)發(fā)展的主要趨勢(shì)。 為了實(shí)現(xiàn)高性能頻率合成器的研制，本論文認(rèn)真分析了頻率合成的基本原理，綜合DDS和PLL兩者的優(yōu)點(diǎn)，結(jié)合系統(tǒng)的技術(shù)指標(biāo)要求，確定DDS激勵(lì)PLL的實(shí)現(xiàn)方案。 該方案集成DDS和PLL兩者的優(yōu)點(diǎn)

2、，使用DDS在低頻段上合成高分辨力的可變標(biāo)頻信號(hào)，用以激勵(lì)鎖相環(huán)路，通過PLL實(shí)現(xiàn)倍頻和跟蹤濾波，從而獲得高頻段和低雜散的信號(hào)輸出。實(shí)際電路設(shè)計(jì)中，選用高性能的數(shù)字頻率合成器芯片AD9850用于產(chǎn)生激勵(lì)PLL的可變標(biāo)頻信號(hào)，標(biāo)頻信號(hào)的頻率分辨率達(dá)到了1Hz，可變頻率范圍為7MHz～10MHz。PLL環(huán)路采用固定十分頻的分頻器和二階有源低通的環(huán)路濾波器，將AD9850輸出的頻率倍頻到系統(tǒng)所要求的70MHz～100MHz的范圍內(nèi)，達(dá)到了抑制