基于自隔離技術(shù)的可集成SOI高壓(-600V)器件研究.pdf

1、SOI(Silicon On Insulator)技術(shù)具有低泄漏電流、低功耗、高速、低串?dāng)_和寬安全工作區(qū)等優(yōu)點(diǎn)而在功率集成電路(Power Integrated Circuits，PICs)應(yīng)用中備受關(guān)注。PICs的關(guān)鍵技術(shù)在于實(shí)現(xiàn)功率器件耐高壓和低壓控制電路與功率器件之間的有效隔離。
　　通過理論和實(shí)驗(yàn)，本文對P型 SOI層上的與高壓集成電路(HVIC)兼容的N溝道 LDMOS新器件進(jìn)行數(shù)值仿真和實(shí)驗(yàn)研究。該器件的特點(diǎn)是在埋氧層

2、(BOX)上界面引入埋N島或N層。根據(jù)泊松方程，N島或N層中的施主離子增強(qiáng)SOI層下界面的電場，從而增大埋氧層的電場，導(dǎo)致?lián)舸╇妷禾岣摺ＥcP型常規(guī)SOI相比，埋N島SOI器件耐壓由487V提升至690V。另外，在HVIC中，該器件與低壓電路單元實(shí)現(xiàn)自隔離，避免工藝復(fù)雜、高成本的深槽介質(zhì)隔離。
　　通過仿真，本文仿真分析了器件結(jié)構(gòu)參數(shù)對擊穿電壓的影響。同時，采用工藝仿真軟件Tsuprem4優(yōu)化了工藝參數(shù)。在頂層硅厚20μm，埋氧層厚