版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、集成電路產(chǎn)業(yè)已成為進(jìn)入千家萬(wàn)戶的、與國(guó)民經(jīng)濟(jì)、國(guó)防建設(shè)、國(guó)家安全息息相關(guān)的戰(zhàn)略性產(chǎn)業(yè)。中國(guó)集成電路市場(chǎng)呈三個(gè)問(wèn)題:規(guī)模大,增長(zhǎng)快和外貿(mào)逆差嚴(yán)重。在此背景下面對(duì)國(guó)內(nèi)外的競(jìng)爭(zhēng),中芯國(guó)際致力于研發(fā)65 nm具有我國(guó)自主知識(shí)產(chǎn)權(quán)的核心技術(shù),為我國(guó)集成電路產(chǎn)業(yè)的可持續(xù)發(fā)展奠定堅(jiān)實(shí)的基礎(chǔ)。本文主要分析和研究了65納米制程產(chǎn)品良率的提升以及所用到的方法。
對(duì)于一個(gè)新的制程技術(shù)的研發(fā),與通常量產(chǎn)的產(chǎn)品良率提升方式是不同的。在早期的階段,很
2、多工藝整合和隨機(jī)微粒缺陷不能被WAT或者線上的檢測(cè)defect的機(jī)臺(tái)檢測(cè)到。我們需要根據(jù)不同的時(shí)期,找到適合這個(gè)時(shí)期的新的分析方法。與此同時(shí)很多復(fù)雜的問(wèn)題往往同時(shí)出現(xiàn),這就需要我們找到合適的方法分析其中單一的主要問(wèn)題,然后逐一解決其他的問(wèn)題。所以EFA,PFA,DFA,的分析手段變的尤為重要。本文從三個(gè)階段分析了65nm制程產(chǎn)品良率的提升以及失效分析方法。
在產(chǎn)品研發(fā)的初期階段,為了找出工藝上的和器件相關(guān)的問(wèn)題,而且排除隨
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- CIS失效分析方法及良率的提升.pdf
- 65nm SRAM的設(shè)計(jì).pdf
- 65nm先進(jìn)節(jié)點(diǎn)OPC后續(xù)修補(bǔ)方法的研究.pdf
- 65nm溝槽刻蝕工藝研發(fā).pdf
- 使用失效分析的方法快速提升及保持CSTN LCD驅(qū)動(dòng)芯片的良率.pdf
- 電源芯片漏電流失效分析及良率提升研究.pdf
- 65nm高性能SRAM體系架構(gòu)及電路實(shí)現(xiàn).pdf
- TFT-LCD類顯示驅(qū)動(dòng)芯片的失效分析及良率提升.pdf
- 基于65nm DDR PHY數(shù)字后端設(shè)計(jì)方法的研究.pdf
- 基于65nm CMOS工藝的高速SRAM設(shè)計(jì).pdf
- 65nm光罩?jǐn)?shù)據(jù)制備流程的研究.pdf
- 65nm光罩?jǐn)?shù)據(jù)制備流程的研究
- 基于65nm CMOS的快速響應(yīng)LDO設(shè)計(jì).pdf
- 應(yīng)用于Cache的65nm高速SRAM設(shè)計(jì).pdf
- 65nm NOR型閃存芯片RTS噪聲研究.pdf
- 65nm NOR Flash工藝整合技術(shù)研究.pdf
- 65nm內(nèi)嵌FPGA振蕩器的設(shè)計(jì)與實(shí)現(xiàn)方法的研究.pdf
- 65nm SoC芯片低功耗設(shè)計(jì)的物理實(shí)現(xiàn).pdf
- 基于65nm工藝的256Bit eFuse設(shè)計(jì).pdf
- 基于65nm的低功耗設(shè)計(jì)與等價(jià)性驗(yàn)證.pdf
評(píng)論
0/150
提交評(píng)論