基于SOPC的一種數(shù)碼相機的設計方案.pdf

1、本文作為重慶市信息產(chǎn)業(yè)局科技攻關項目數(shù)碼相機整機及關鍵技術(shù)研究的一部分,主要研究了數(shù)碼相機的系統(tǒng)集成,實現(xiàn)一個具有圖像采集保存處理以及相關功能的數(shù)碼相機系統(tǒng)。論文首先介紹了整個數(shù)碼相機系統(tǒng)的組成，概括介紹了各個部分的功能以及他們之間的關系，并確立了以Altera的SOPC系統(tǒng)的一種NIOSII為核心、數(shù)字信號處理器(DSP)進行算法處理的方案，接著的兩部分是本論文研究的主要內(nèi)容即數(shù)碼相機系統(tǒng)的硬件設計部分和軟件設計部分。本系統(tǒng)中的硬件主

2、要由主控制器DSP(TMS320VC5416)、協(xié)處理器FPGA(EP1C6Q240)以及相關器件和傳感器組成，其軟件分為幾個部分，一是DSP軟件程序?qū)崿F(xiàn)操作模式的控制和圖象編碼解碼，二是NIOSII部分，軟件主要用于處理高速的數(shù)據(jù)采集和保存以及SDRAM 控制器和一些接口功能，概括起來本文的主要工作有對CCD傳感器可編程芯片EP1C6以及NIOS IISDRAM 存儲器以及相關資料進行了整理和消化，然后設計了整個系統(tǒng)的印刷電路板，對各

3、個模塊分別進行了調(diào)試和測試，對于前端傳感器CCD除了設計其PCB外還完成了對其寄存器的編程控制。系統(tǒng)中采用了SDRAM 作為采集數(shù)據(jù)的緩存器,其控制器和數(shù)據(jù)采集保存通過NIOSII來實現(xiàn),NIOSII的數(shù)據(jù)和DSP之間通過一片高速SRAM 作為交換區(qū),以實現(xiàn)兩者的協(xié)同處理DSP壓縮NIOSII采集的數(shù)據(jù)，然后由NIOSII保存到CF卡中，也可以通過USB接口傳送到PC，同時CCD的數(shù)據(jù)也送入顯示緩存，由FPGA產(chǎn)生控制時序在LCD上進行

4、循環(huán)顯示。以NIOSII為核心DSP為算法處理的方案架構(gòu)，其系統(tǒng)擴展性強靈活性高，由NIOSII處理一些高速的接口和數(shù)據(jù)傳輸，DSP主要進行系統(tǒng)管理和軟件編碼，二者各司其職，以最大的提高系統(tǒng)的性能NIOSII是一個嵌入的軟核，非常有利于構(gòu)建自己的專用嵌入式系統(tǒng)，而且越來越多的IP和第三方的支持會更加提升NIOSII系統(tǒng)的通用性，使得我們用較短的時間較低的成本開發(fā)出一個性價比較高的數(shù)碼相機系統(tǒng)。本設計方案的硬件系統(tǒng)已通過了PCB 加工及功