存儲器測試技術(shù)及其在質(zhì)量檢驗中的應(yīng)用研究.pdf

1、電子元器件的質(zhì)量特別是存儲器的質(zhì)量直接關(guān)系到電子設(shè)備研制的可靠性水平。因此，在上機之前對所有的存儲器必須進行嚴格的測試和檢驗。但隨著超深亞微米等技術(shù)的應(yīng)用使得電路的集成度日益增高，大規(guī)模數(shù)字集成電路的測試難度越來越大。隨著質(zhì)量體系認證工作的日益深入開展，國內(nèi)很多電子設(shè)備研制單位通常配備了成套數(shù)字集成電路及其它電子元器件的檢驗測試系統(tǒng)。但從國外引進的大型測試系統(tǒng)，往往缺乏針對入場質(zhì)量檢測的測試程序及靈活的測試適配器。 論文主要針對

2、以上大型系統(tǒng)本身的缺陷，研究解決辦法。首先，介紹了集成電路主要是存儲器及測試技術(shù)發(fā)展現(xiàn)狀、趨勢。論述了存儲器的基本結(jié)構(gòu)、分類、故障模式以及其測試基本原理。然后，研究分析了產(chǎn)生存儲器測試圖形的各種測試生成算法，包括齊步法、跳步法、行列走步法等。這些測試算法，復(fù)雜程度不同，故障覆蓋率也不同，在實際應(yīng)用中可以適當(dāng)選取。 此外，還對BIST測試技術(shù)在存儲器測試中的應(yīng)用進行了探討。存儲器特別是嵌入式DRAM的傳統(tǒng)方法和BIST測試完全不一

3、樣，BIST測試方法將成為不僅是存儲器而是整個集成電路的主流測試技術(shù)。因為，隨著微電子工藝和技術(shù)以及通信技術(shù)的發(fā)展，特別是半導(dǎo)體存儲器、中央微處理器、數(shù)字信號處理器和可編程邏輯器件的需求量越來越大，性能要求也越來越高。但是，隨著系統(tǒng)芯片的日益普及，測試成本正呈現(xiàn)出增加的趨勢。為了保持較低的測試成本，未來的測試將會是完全BIST，它已經(jīng)在存儲器測試、通信系統(tǒng)測試等方面與掃描測試結(jié)合并成功應(yīng)用，它的優(yōu)勢已經(jīng)突顯出來?；贐IST的測試技術(shù)的

4、發(fā)展和完善是VLSI制造業(yè)面臨的一項重要課題。 最后，針對現(xiàn)有測試系統(tǒng)在質(zhì)量檢驗測試中的不足，我們結(jié)合測試理論研究，探討解決方案，并把測試理論應(yīng)用到已有的存儲器測試系統(tǒng)中，進行測試程序開發(fā)，并設(shè)計開發(fā)了大量測試適配器，解決了工程應(yīng)用急需的各種存儲器質(zhì)量檢驗測試難題。 經(jīng)過實驗對比與驗證，經(jīng)重新開發(fā)設(shè)計的測試適配器以及開發(fā)的測試程序達到了預(yù)定目標，解決了工程應(yīng)用中的難題，取得良好的科研與經(jīng)濟效益，受到某部項目驗收組的充分肯