MPI容錯(cuò)機(jī)制的研究.pdf

1、隨著并行計(jì)算的規(guī)模越來越大,超級(jí)計(jì)算機(jī)的規(guī)模擴(kuò)展到成千上萬的獨(dú)立節(jié)點(diǎn),這意味著硬件更容易在運(yùn)行時(shí)間較長(zhǎng)的任務(wù)時(shí)發(fā)生故障,已經(jīng)有結(jié)論表明超過10萬個(gè)處理器節(jié)點(diǎn)的系統(tǒng)在幾分鐘之內(nèi)便會(huì)出現(xiàn)一次節(jié)點(diǎn)故障,而用戶需要并行程序能夠適應(yīng)硬件故障而繼續(xù)執(zhí)行,希望并行機(jī)能夠達(dá)到一定的容錯(cuò)效果,因此,如何實(shí)現(xiàn)容錯(cuò)是高性能計(jì)算領(lǐng)域一個(gè)相當(dāng)重要的課題。 高性能計(jì)算系統(tǒng)中最廣泛使用的編程接口規(guī)范是MPI(Massage PassingInterface)

2、,本文首先介紹了基于MPI的編程環(huán)境目前存在的相關(guān)容錯(cuò)技術(shù),總結(jié)了基于外存儲(chǔ)設(shè)備進(jìn)行checkpoint的相關(guān)技術(shù),介紹了多種MPI的容錯(cuò)機(jī)制。 本文提出了一種新的容錯(cuò)機(jī)制,采用存儲(chǔ)領(lǐng)域中的容錯(cuò)編碼技術(shù),實(shí)現(xiàn)內(nèi)存方式(in-mermory)的容錯(cuò)。本文分別實(shí)現(xiàn)了基于RAID4、RAID5、RDP、X-Code等多種編碼方案的內(nèi)存方式的容錯(cuò),并且在FT-MPI環(huán)境下進(jìn)行了實(shí)驗(yàn)。本文所提出的內(nèi)存編碼實(shí)現(xiàn)方式,對(duì)于中等規(guī)模需要迅速恢復(fù)