高性能浮點(diǎn)乘法單元的設(shè)計(jì).pdf

1、高性能浮點(diǎn)乘法單元是現(xiàn)代數(shù)字信號(hào)處理器中的重要部件，是完成高性能實(shí)時(shí)數(shù)字信號(hào)處理和圖像處理的關(guān)鍵所在，它的性能優(yōu)劣直接影響到CPU的浮點(diǎn)處理能力。浮點(diǎn)乘法單元具有面積大、延遲長(zhǎng)、結(jié)構(gòu)復(fù)雜的特點(diǎn)。如何設(shè)計(jì)出高速、簡(jiǎn)單且結(jié)構(gòu)規(guī)則的浮點(diǎn)乘法器成為廣泛關(guān)注的問(wèn)題。過(guò)去的十多年中，研究者擴(kuò)展了Booth編碼算法的空間，提高了乘法器的性能；改進(jìn)了部分積壓縮技術(shù)，使乘法器結(jié)構(gòu)更加規(guī)則；以傳輸管邏輯、多路選擇器和動(dòng)態(tài)技術(shù)為基礎(chǔ)的各種電路實(shí)現(xiàn)方法也持續(xù)刷

2、新高性能乘法器的實(shí)現(xiàn)記錄；與此同時(shí)，與物理實(shí)現(xiàn)緊密相關(guān)的乘法器拓?fù)浣Y(jié)構(gòu)的研究也碩果累累。但不斷提高的高性能運(yùn)算需求使得高性能乘法單元的設(shè)計(jì)和實(shí)現(xiàn)仍然是當(dāng)前的熱門(mén)話(huà)題。
　　本文主要完成高性能浮點(diǎn)乘法器的設(shè)計(jì)與驗(yàn)證，是微電子中心高性能浮點(diǎn)處理單元（FPU, Float Point Uint）項(xiàng)目的重要組成部分，按照Top-down的現(xiàn)代 IC設(shè)計(jì)方法，以實(shí)現(xiàn)64位雙精度浮點(diǎn)數(shù)的乘法運(yùn)算為主，兼容32位單精度浮點(diǎn)數(shù)。首先討論了IEEE

3、-754中規(guī)定的浮點(diǎn)數(shù)格式以及基本操作，并對(duì)浮點(diǎn)乘法的幾種算法進(jìn)行分析，深入研究了Booth算法及其各種改進(jìn)算法，對(duì)比后選擇改進(jìn)的Booth2算法用于乘法單元的設(shè)計(jì)。接著分析了乘法器的陣列選擇，討論乘法單元的兩種典型陣列結(jié)構(gòu)，研究用于部分積求和的各種加法器，選取Wallace樹(shù)型結(jié)構(gòu)作為壓縮陣列，混合加法器進(jìn)行最終的部分積求和運(yùn)算。為了提高性能，課題引入流水線(xiàn)技術(shù)，對(duì)浮點(diǎn)乘法單元整體采用五級(jí)流水線(xiàn)結(jié)構(gòu)進(jìn)行控制，在全流水狀態(tài)下基本上等效于