DSP陣列在信號處理中的應用.pdf

1、隨著現(xiàn)代水聲技術的飛速發(fā)展，尖端科學計算、巨量數(shù)據(jù)處理、大型工程設計、實時系統(tǒng)模擬及智能推理等領域迫切需要不斷提高計算機的性能，依靠并行處理技術提高計算機的運算速度越來越受到人們的重視。 同時聲納信號處理始終是信號處理領域中最復雜的分支之一。當前，聲納技術發(fā)展的最重要的一個特征是大量采用數(shù)字信號處理(DSP)技術。但是，現(xiàn)代計算機的處理速度仍然與實際應用的需求存在較大的差距。由于并行處理蘊含著提高處理速度和解決大規(guī)模問題的巨大潛

2、力，因而其信號處理機的出路在于體系結構的并行化。 本文采用當前國際上較流行的TI公司DSP器件TMS320VC5416和TMS320VC33，設計和實現(xiàn)了一個八片DSP并行信號處理機。設計結合了松耦合和緊耦合的特點，形成了拓撲結構可以靈活設置的硬件體系。 整個系統(tǒng)具有相當高的數(shù)據(jù)處理能力。設計開發(fā)的并行處理機具有良好的可擴展性，可擴展成具有復雜拓撲結構的信號處理機以適應不同規(guī)模的并行算法的要求。 本論文主要研究內(nèi)