電子競(jìng)賽開發(fā)板的設(shè)計(jì).pdf

1、全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽自1994年主辦以來，吸引了國(guó)內(nèi)許多大學(xué)參加，這項(xiàng)賽事已成為國(guó)內(nèi)最成功最有影響力的賽事。這項(xiàng)賽事的目的在于提高學(xué)生的創(chuàng)造能力和團(tuán)隊(duì)精神，同時(shí)也提高學(xué)生在電子設(shè)計(jì)和電子工程上的能力。在賽前，學(xué)生通常要設(shè)計(jì)出一些可以組裝的實(shí)用模塊電路。通過使用這些模塊，參賽者可以將精力集中于解決競(jìng)賽題目中一些特殊的技術(shù)難點(diǎn)。 通過分析一些競(jìng)賽題目和參賽作品，發(fā)現(xiàn)這些模塊電路通常包括單片機(jī)最小系統(tǒng)、基于EDA開發(fā)的可編程高速電路

2、、輸入輸出擴(kuò)展電路等。為此，本課題設(shè)計(jì)出一種基于單片機(jī)和可編程邏輯器件綜合應(yīng)用的開發(fā)板，該開發(fā)板的硬件模塊和軟件模塊可以根據(jù)需要組成實(shí)用系統(tǒng)。電路由于采用了高性能的器件，從而具有高速、高可靠、小型化和低功耗等優(yōu)點(diǎn)。 本文主要內(nèi)容包括：設(shè)計(jì)了基于“MCU+FPGA體系結(jié)構(gòu)”的開發(fā)板，電路采用單片機(jī)擔(dān)當(dāng)控制的核心；通過CPLD/FPGA實(shí)現(xiàn)單片機(jī)I/O端口的擴(kuò)展和產(chǎn)生系統(tǒng)所需的各種數(shù)據(jù)和控制信號(hào)。開發(fā)板包括了電子設(shè)計(jì)中常用的模塊電路