HDTV解碼系統(tǒng)中存儲器接口的研究和設計.pdf_第1頁
已閱讀1頁，還剩87頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、本文研究的重點是HDTV解碼處理芯片的存儲管理部分，目的是研究一種高效的視頻存儲訪問及其總線設計方案，最終改善視頻處理帶寬，實現(xiàn)HDTV解碼芯片實時解碼過程。文中詳細介紹了SDRAM的高效的數(shù)據(jù)存儲特性，包括它的突發(fā)讀寫，多bank特點等。具體介紹了SDRAM的工作方式、命令解釋和主要的操作過程。重點分析了例如讀和寫等主要工作方式的操作過程以及它們時序圖。提出了一種利用SDRAM作為HDTV解碼系統(tǒng)中主要的存儲器的方案，詳細介紹了SD

2、RAM控制器的具體設計方案，并給出實現(xiàn)過程和相關的設計要點。該方案利用狀態(tài)機完成SDRAM控制器的所有操作過程的實現(xiàn)，同時SDRAM單獨的讀/寫/配置操作過程也分別同樣利用狀態(tài)機設計實現(xiàn)。本論文提出了一個基于FPGA實現(xiàn)的最基本的HDTV解碼系統(tǒng)結構，將整個解碼系統(tǒng)分成若干個模塊，本文只對存儲器接口部分的各個模塊進行設計。論文詳細說明了這些模塊的設計流程，討論了其中一些主要模塊的解決方案。設計代碼用Verilog-HDL編寫，并通過了

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論