版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、南昌大學(xué)碩士學(xué)位論文基于FPGA的網(wǎng)格編碼與譯碼設(shè)計(jì)的實(shí)現(xiàn)姓名：李濱滔申請學(xué)位級別：碩士專業(yè)：通信與信息工程指導(dǎo)教師：李敬群20071228AbstractABSTRACTTrellis—codedModuImion(TCM)isalwaysusedinbandlimitedcommunicationsystems，TCMeffectivelyimprovescodinggainbycombiningmodulationwithforw
2、arderrorcorrectioncodinginoneprocessBecauseitcanincreasetheconstellationwithdoublepointswithoutchangingsymbolrateandpowerspectrumSoitisahighefficiencycodingmannerInthedissertation，aTCMencoder／decoderimplementationbasedon
3、FPGAispresentedItisnotonlyincreasesdecodingspeedbutalseducescomplexityofhardware111edesignofthealgorithmiSbasedona16stateconvolutionalCOdewhichisalwaysusedinstandard256一QAMwirelesssystemsInthedesignaHammingdistanceisused
4、asacostfunctionTbeleastoftheHammingdistancewilldeterminesurvivalpathandthesurvivalpathwhichwilldecidethepathstateUsingtherelationshipbetweenthedelaystatesandthepathstateintheTrellistreethepre—calculatedHammingdistancesar
5、estoredinalookuptablewhichmakethecalculationmoreeasyAtthesametime，anoutputlook—uptableisusedtogeneratethedecoderoutputThistableisestablishedbythetwomlativedelaystatesinthecodeThedissertationintroducesdetailsofthealgorith
6、mandstructureofTCMBesides；usingparallelprocessingandpipeliningtechnicalalsomakethedecodingrunmorefastThelanguageintheprogramofthedesignisVHDLThecodehasbeenpassedthetimesimulationanddownloadedinthedetailchiptovalidateTher
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 聯(lián)合Turbo譯碼-網(wǎng)絡(luò)編碼的FPGA實(shí)現(xiàn).pdf
- 基于FPGA的均衡與譯碼算法設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的卷積編碼和維特比譯碼的研究與實(shí)現(xiàn).pdf
- Turbo碼編碼譯碼算法與FPGA實(shí)現(xiàn)方法的研究.pdf
- 網(wǎng)格編碼級聯(lián)空時(shí)分組編碼的研究與FPGA實(shí)現(xiàn).pdf
- 網(wǎng)格編碼調(diào)制技術(shù)的FPGA實(shí)現(xiàn).pdf
- 卷積編碼和維特比譯碼的FPGA實(shí)現(xiàn).pdf
- 基于FPGA的LDPC譯碼器設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的DRM信道譯碼研究與實(shí)現(xiàn).pdf
- 基于FPGA的CPCI接口數(shù)據(jù)譯碼系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf
- Turbo碼編碼譯碼器的研究及其FPGA實(shí)現(xiàn).pdf
- LDPC碼譯碼算法的FPGA設(shè)計(jì)與實(shí)現(xiàn).pdf
- 串行級聯(lián)編譯碼的設(shè)計(jì)與FPGA實(shí)現(xiàn).pdf
- 基于FPGA的LDPC碼編譯碼算法的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的LDPC碼高速譯碼器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的LDPC碼譯碼研究與硬件實(shí)現(xiàn).pdf
- Turbo碼編碼-譯碼算法及其FPGA實(shí)現(xiàn)方法的研究.pdf
- 基于FPGA的多元LDPC碼編譯碼器設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的視頻跟蹤與編碼系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 維特比譯碼與RS譯碼的研究與FPGA實(shí)現(xiàn).pdf
評論
0/150
提交評論