基于硬件描述語言和SOPC的循環(huán)糾錯(cuò)碼編譯碼器的設(shè)計(jì)和實(shí)現(xiàn).pdf

1、該課題來源于" 通信原理實(shí)驗(yàn)裝置"實(shí)驗(yàn)箱的開發(fā)項(xiàng)目.通信原理實(shí)驗(yàn)裝置是通信工程和相關(guān)專業(yè)的本科生學(xué)習(xí)"通信原理"課程的實(shí)驗(yàn)裝置,該裝置主要實(shí)現(xiàn)鎖相環(huán)、循環(huán)碼的編譯碼器、幀同步、位同步等實(shí)驗(yàn).該課題的基礎(chǔ)是前期已經(jīng)實(shí)現(xiàn)了循環(huán)糾錯(cuò)碼的編譯碼傳統(tǒng)電路的設(shè)計(jì),該課題的目的是將前期的產(chǎn)品設(shè)計(jì)升級(jí),將各實(shí)驗(yàn)?zāi)K集中到一個(gè)可編程邏輯電路(PLD)芯片中,以便于減少芯片的數(shù)量和增加可編程、可升級(jí)性.每個(gè)實(shí)驗(yàn)?zāi)K以自頂向下(TOP-DOWN)的設(shè)計(jì)方法實(shí)

2、現(xiàn)硬件描述語言的設(shè)計(jì),然后將各設(shè)計(jì)集成到一個(gè)PLD芯片中.該課題的任務(wù)是實(shí)現(xiàn)實(shí)驗(yàn)裝置中循環(huán)糾錯(cuò)碼的編譯碼功能部分的改造.該文將此任務(wù)分為兩個(gè)階段的工作,第一階段是循環(huán)糾錯(cuò)碼的編譯碼電路的VHDL設(shè)計(jì)和實(shí)現(xiàn).該部分工作擬借助于EDA工具采用硬件描述語言VHDL實(shí)現(xiàn)循環(huán)糾錯(cuò)碼的編譯碼.該文從循環(huán)糾錯(cuò)碼編譯碼模塊的邏輯功能描述出發(fā),用VHDL實(shí)現(xiàn)了所需要的功能,然后用EDA工具對(duì)所設(shè)計(jì)的模塊進(jìn)行編譯、綜合、仿真.結(jié)果表明所做的設(shè)計(jì)是完全能夠達(dá)

3、到設(shè)計(jì)要求的,而且對(duì)于同種類型但不同n、k值的(n,k)循環(huán)糾錯(cuò)碼,只要改變模塊中相關(guān)的語句,即可實(shí)現(xiàn)硬件的重構(gòu),因此增大了模塊的可重復(fù)使用性,極大地減少了改變?cè)O(shè)計(jì)的工作量.第二階段探討基于可編程片上系統(tǒng)(SOPC)的循環(huán)糾錯(cuò)碼的編譯碼器設(shè)計(jì)過程,這部分工作為技術(shù)的繼續(xù)升級(jí)做儲(chǔ)備.隨著可編程邏輯器件的發(fā)展,已經(jīng)可以實(shí)現(xiàn)將微處理器軟核嵌入到可編程邏輯器件內(nèi)部.SOPC既具有微控制器系統(tǒng)的高度靈活性,又具有用戶可編程特性,使其成為現(xiàn)代電子技