無線多信道數(shù)據(jù)包監(jiān)聽系統(tǒng)的FPGAP實現(xiàn).pdf

1、2008年10月重慶郵電大學(xué)受邀參加了美國(休斯敦)國際儀器儀表、閥門、自動控制展覽會，在會上展示了ISA100.11a開發(fā)成果，其中包括基于ARM的全信道抓包器。由于工業(yè)無線網(wǎng)絡(luò)結(jié)構(gòu)復(fù)雜，節(jié)點數(shù)量眾多，整個網(wǎng)絡(luò)數(shù)據(jù)包數(shù)量非常大。傳統(tǒng)的基于ARM處理器的監(jiān)聽系統(tǒng)受限于ARM處理的串行處理方式，在復(fù)雜現(xiàn)場環(huán)境中，會發(fā)生數(shù)據(jù)擁塞現(xiàn)象。為了解決這一問題，本文設(shè)計了以靈活的現(xiàn)場可編程門陣列FPGA為核心的多信道監(jiān)聽系統(tǒng)。
　　 FPGA

2、的I/O口數(shù)量多，采集速度快，可以并行的處理多個信道的數(shù)據(jù)，同時結(jié)合高速存儲和調(diào)度算法，有效提升多信道數(shù)據(jù)處理的效率。本文實現(xiàn)了基于FPGA的工業(yè)無線數(shù)據(jù)監(jiān)聽系統(tǒng)，采用多個無線射頻模塊捕獲工業(yè)現(xiàn)場的數(shù)據(jù)報文，將數(shù)據(jù)通過串行數(shù)據(jù)接口發(fā)送給FPGA芯片，在FPGA中完成時間戳的捕獲和信道號的識別，采用異步FIFO高速存儲數(shù)據(jù)包，通過信道實時調(diào)度算法將數(shù)據(jù)上傳給上位機。本系統(tǒng)采用了鎖相環(huán)、硬件定時器、高效數(shù)據(jù)存儲、實時調(diào)度算法等技術(shù)。

3、　　 本文為各個功能模塊建立不同的測試模型，并設(shè)計了相應(yīng)的測試平臺(Testbench，)。在驗證了各個子模塊功能的基礎(chǔ)上，本文對整個系統(tǒng)進(jìn)行了邏輯綜合測試。在工業(yè)無線ISA100.11a工控實驗中心，同時覆蓋了WIA-PA、無線傳感器網(wǎng)絡(luò)和IEEE802.15.4E等無線通信網(wǎng)絡(luò)，本文設(shè)計的多信道無線數(shù)據(jù)監(jiān)聽系統(tǒng)能夠?qū)崟r的捕獲4個信道的數(shù)據(jù)并能長期穩(wěn)定運行。實際應(yīng)用驗證了本系統(tǒng)具有實時性、穩(wěn)定性、可靠性和誤碼率低等性能。