精簡(jiǎn)管腳閃存測(cè)試的研究和實(shí)現(xiàn).pdf

1、此論文從集成電路測(cè)試應(yīng)用開(kāi)發(fā)工程師角度，分析集成電路通用故障模型。從應(yīng)用角度給出集成電路靜態(tài)參數(shù)測(cè)試原理的模型和方法，包括有：接觸測(cè)試、漏電流、輸入電壓、輸出電壓和電流、電源電流；功能測(cè)試原理和方法；動(dòng)態(tài)參數(shù)測(cè)試原理和方法，其包括有：設(shè)置時(shí)間，保持時(shí)間，延遲時(shí)間和最小脈沖。 討淪存儲(chǔ)器芯片的結(jié)構(gòu)模型和故障模型，得出相應(yīng)測(cè)試要求，進(jìn)而選擇相應(yīng)測(cè)試方法，其中詳細(xì)討論存儲(chǔ)器測(cè)試的各種測(cè)試圖形和I讀寫方法，及其可處理的故障。測(cè)試圖形包括

2、有：全0和全1、正反棋盤格，正反對(duì)角線。讀寫方法有：行優(yōu)先，列優(yōu)先，齊步法，走步法，跳步法。給出實(shí)際存儲(chǔ)器測(cè)試設(shè)備的結(jié)構(gòu)和工作原理，并分析兩種不同體系結(jié)構(gòu)存儲(chǔ)器測(cè)試設(shè)備的優(yōu)缺點(diǎn)。 討論閃存NOR型和NAND型基本結(jié)構(gòu)，工作原理并比較其性能，給出閃存的結(jié)構(gòu)模型，總結(jié)閃存測(cè)試模式。給出實(shí)際閃存的測(cè)試流程，詳細(xì)分析晶圓測(cè)試和成品測(cè)試的測(cè)試要求。 通過(guò)實(shí)現(xiàn)某一精簡(jiǎn)管腳閃存芯片測(cè)試的實(shí)例，分析此類芯片的測(cè)試挑戰(zhàn)，并提出相應(yīng)的測(cè)試方