高速低壓差分信號傳輸接收電路設(shè)計.pdf

1、隨著信息化時代的快速發(fā)展，當今社會對數(shù)據(jù)傳輸?shù)男枨笕找嬖黾?。因此，我們希望能有一種新的接口技術(shù)來實現(xiàn)更快的數(shù)據(jù)傳輸，并同時具有低噪聲、低功耗的特點。低壓差分信號傳輸LVDS（ Low Voltage Differential Signaling）是一種用于高速信號傳輸?shù)膰H通用接口標準，它以低電壓擺幅的高速差動信號傳輸數(shù)據(jù)，具有高速度、低功耗、低噪聲、低成本等優(yōu)點，廣泛應(yīng)用于高速數(shù)據(jù)傳輸領(lǐng)域。目前，LVDS接收器已成為高速接口芯片市場的

2、研究熱點。
　　本論文在研究高速信號傳輸理論和均衡器技術(shù)的基礎(chǔ)上，對LVDS接收電路進行了深入的分析，并采用SMIC0.18μm的CMOS標準工藝進行了設(shè)計。LVDS接收電路的整體結(jié)構(gòu)包括：前置預(yù)接收放大器、自適應(yīng)均衡器、電壓比較輸出器以及失效保護電路。前置預(yù)接收放大器采用了折疊共源共柵結(jié)構(gòu)，有效地抑制了輸入共模電平的影響；自適應(yīng)均衡電路是本文的重點，本文通過自適應(yīng)環(huán)路輸出的反饋信號來實現(xiàn)自適應(yīng)功能，通過反饋信號控制均衡器的高頻增