基于SVA的功能驗(yàn)證方法應(yīng)用研究.pdf

1、功能驗(yàn)證成為了現(xiàn)代芯片設(shè)計(jì)中的最大瓶頸。傳統(tǒng)功能驗(yàn)證方法的不足嚴(yán)重影響著驗(yàn)證工作的效率，主要表現(xiàn)為驗(yàn)證過程的可觀察性和可控性差，無(wú)法快速定位設(shè)計(jì)缺陷，驗(yàn)證周期長(zhǎng)，驗(yàn)證環(huán)境的可重用性差。針對(duì)這些不足，本文研究了基于斷言的驗(yàn)證方法ABV(Assertion-Based Verification)，該方法利用斷言技術(shù)的優(yōu)勢(shì)有效彌補(bǔ)了動(dòng)態(tài)仿真的不足。
　　 本文主要研究基于SVA的功能驗(yàn)證方法在實(shí)際項(xiàng)目中的應(yīng)用。首先闡述了斷言驗(yàn)證技術(shù)及

2、其驗(yàn)證流程，對(duì)斷言實(shí)現(xiàn)語(yǔ)言SVA(System Verilog Assertion)進(jìn)行了詳細(xì)介紹。然后在雙界面卡的RF接口控制模塊驗(yàn)證中，采用基于VMM驗(yàn)證方法學(xué)搭建的層次化、可重用性隨機(jī)激勵(lì)測(cè)試平臺(tái)，將SVA與動(dòng)態(tài)仿真相結(jié)合進(jìn)行功能驗(yàn)證，具體介紹了提取設(shè)計(jì)屬性并建立斷言模塊的過程，利用SVA開發(fā)了ISO/IEC14443接口協(xié)議斷言IP和其它相關(guān)斷言監(jiān)視器。最后對(duì)驗(yàn)證結(jié)果進(jìn)行了統(tǒng)計(jì)說明。
　　 本課題研究開發(fā)的SVA斷言監(jiān)視