信號(hào)完整性仿真自動(dòng)化技術(shù)研究及報(bào)告生成設(shè)計(jì)策略.pdf

1、隨著集成電路輸出開關(guān)速度的提高以及印刷電路板(PCB)密度的增加，信號(hào)完整性問題已經(jīng)成為高速PCB設(shè)計(jì)必須關(guān)心的迥題之一。因此，在高速．PCB設(shè)計(jì)流程中引入信號(hào)完整性仿真分析工具成為必然。 然而現(xiàn)有的EDA仿真分析工具在進(jìn)行仿真時(shí)仍然無法盡如人意。譬如在仿真結(jié)果的輸出與保存等方面缺乏自動(dòng)化，目前的仿真結(jié)果依然要由仿真人員手動(dòng)保存到仿真報(bào)告中去，占用了仿真人員大量的時(shí)間，直接影響了PCB板的仿真效率。 本文正是從這些問題入

2、手，通過編程實(shí)現(xiàn)的方式對(duì)Cadence的信號(hào)完整性仿真功能進(jìn)行二次開發(fā)，從而實(shí)現(xiàn)了信號(hào)完整性仿真的自動(dòng)化。 論文首先介紹了信號(hào)完整性的概念及其自動(dòng)化的原理和實(shí)現(xiàn)，接著著重介紹了報(bào)告輸出模塊的開發(fā)細(xì)節(jié)和所涉及的關(guān)鍵技術(shù)，然后簡(jiǎn)單講述了信號(hào)完整性仿真自動(dòng)化軟件與Cadence的通信技術(shù)，最后在此基礎(chǔ)上對(duì)整個(gè)課題所完成的工作進(jìn)行了總結(jié)，并對(duì)未來進(jìn)一步的發(fā)展作出了展望。 目前，該軟件在項(xiàng)目委托方進(jìn)行一定范圍內(nèi)的試用，并獲得好評(píng)。