后端low-k材料的制備及卷帶封裝的可靠性研究.pdf

1、隨著集成電路工藝的飛速發(fā)展,近年來(lái),電子設(shè)備及系統(tǒng)正向輕、薄、短、小、低功耗、高速、多功能、高可靠性等方向迅速發(fā)展。為了滿(mǎn)足這些要求,一方面需要在互連技術(shù)中引入低介電常數(shù)介質(zhì)與銅金屬互連線(xiàn);另一方面,電子封裝技術(shù)也面臨著可靠性的巨大挑戰(zhàn)。本論文主要研究集成電路后端工藝中的互連和封裝工藝,包括以下幾個(gè)主要部分:
　　 1.互連工藝中低介電常數(shù)薄膜的制備和分析
　　 (1)首先以SiH4、N2O、C2F6三種氣體為反應(yīng)源,采

2、用等離子體增強(qiáng)化學(xué)氣相淀積(PECVD)的方法,研究了不同的氣體流量比、淀積溫度、射頻功率(RFpower)對(duì)摻碳氮氧化硅(SiCON)低介電常數(shù)薄膜淀積的影響,并利用XPS、SEM、CV測(cè)試方法分析了薄膜的化學(xué)性質(zhì)和電學(xué)性質(zhì),初步得到比較理想的SiCON薄膜。
　　 (2)在此基礎(chǔ)上,進(jìn)一步研究PECVD中不同射頻功率(RFpower)對(duì)淀積的薄膜特性的影響,并利用XPS、CV、IV、FTIR等方法進(jìn)行分析,發(fā)現(xiàn)提高RFpow

3、er可以有效地降低SiCON薄膜的k值,同時(shí)仍然保持很小的漏電流密度,并對(duì)潛在的機(jī)理進(jìn)行了討論。
　　 2.卷帶封裝(Tapecarrierpackage簡(jiǎn)稱(chēng)TCP)的可靠性研究及模擬
　　 (1)卷帶封裝工藝采用內(nèi)引腳接合(Innerleadbonding,簡(jiǎn)稱(chēng)ILB)技術(shù)來(lái)實(shí)現(xiàn)驅(qū)動(dòng)芯片與外部電路的電性連接,所以?xún)?nèi)引腳(IL)的失效或者脆弱是非常受關(guān)注的問(wèn)題。由于影響ILB工藝的參數(shù)很多(主要有8個(gè)),通過(guò)逐個(gè)實(shí)驗(yàn)找到

4、最佳工藝參數(shù)組合將耗費(fèi)大量的時(shí)間和成本,所以本文嘗試采用田口實(shí)驗(yàn)設(shè)計(jì)(DOE)方法,僅通過(guò)18次直交的實(shí)驗(yàn)獲取了最優(yōu)化的生產(chǎn)工藝組合;利用引腳剝離實(shí)驗(yàn)對(duì)結(jié)果進(jìn)行驗(yàn)證,發(fā)現(xiàn)采用DOE優(yōu)化的工藝參數(shù)可以明顯降低ILB內(nèi)引腳的失效率。此外,借助ANSYS有限元分析工具研究了其中的原因。
　　 (2)基于Darveaux提出的以能量為基礎(chǔ)的疲勞模型,研究了TCP的熱疲勞壽命。首先利用ANSYS建立TCP的三維簡(jiǎn)化對(duì)稱(chēng)模型,分析計(jì)算封裝結(jié)