1553B數(shù)據(jù)總線Monitor功能協(xié)議芯片的設(shè)計(jì)與驗(yàn)證.pdf

1、美國(guó)軍用數(shù)據(jù)總線標(biāo)準(zhǔn)MIL-STD-1553B是一種集中控制式、命令/響應(yīng)、時(shí)分制的串行總線標(biāo)準(zhǔn)，具有高可靠性和靈活性，已經(jīng)成為現(xiàn)代航空電子綜合系統(tǒng)中設(shè)備互聯(lián)的關(guān)鍵技術(shù)，目前國(guó)內(nèi)設(shè)備上使用的1553B協(xié)議芯片主要是國(guó)外的產(chǎn)品，核心技術(shù)掌握在少數(shù)外國(guó)公司手中，因此設(shè)計(jì)具有自主知識(shí)產(chǎn)權(quán)的1553B協(xié)議芯片對(duì)于國(guó)防建設(shè)是有非常重要意義的。 本文分析了MIL-STD-1553B數(shù)據(jù)總線協(xié)議，根據(jù)手持式設(shè)備接入1553B總線的特點(diǎn)，提出了

2、將1553B數(shù)據(jù)總線協(xié)議應(yīng)用于嵌入式系統(tǒng)的方案，完成了1553B數(shù)據(jù)總線協(xié)議中的Monitor功能協(xié)議(總線監(jiān)視器)的ASIC設(shè)計(jì)與FPGA原型驗(yàn)證。考慮到嵌入式微處理器資源有限的特點(diǎn)，提出以大容量的SDRAM作為接收數(shù)據(jù)的緩存，保證不丟失數(shù)據(jù)。文中完成了1553B數(shù)據(jù)總線協(xié)議中的Monitor功能協(xié)議芯片的模塊劃分，完成了字協(xié)議處理模塊、消息協(xié)議處理模塊、消息接收緩沖模塊、總線仲裁模塊和SDRAM控制器模塊的詳細(xì)設(shè)計(jì)，完成了各模塊的V

3、efilog描述、功能仿真、邏輯綜合，并對(duì)其結(jié)果進(jìn)行了分析。在設(shè)計(jì)中，采用了數(shù)據(jù)并行化技術(shù)，對(duì)同步頭、數(shù)據(jù)塊、奇偶校驗(yàn)位同時(shí)進(jìn)行曼徹斯特II碼解碼，大大提高了解碼速度，并且設(shè)計(jì)了異步FIFO作為消息接收的緩沖，解決了不同時(shí)鐘域批量數(shù)據(jù)傳遞的問(wèn)題。 文中構(gòu)建了FPGA原型驗(yàn)證平臺(tái)，開(kāi)發(fā)了基于Windows CEnct平臺(tái)的系統(tǒng)測(cè)試軟件，完成了1553B數(shù)據(jù)總線協(xié)議中的Monitor功能協(xié)議芯片的應(yīng)用驗(yàn)證。驗(yàn)證結(jié)果表明：1553B總