有限狀態(tài)機(jī)的容軟錯(cuò)誤及低功耗設(shè)計(jì).pdf

1、隨著深亞微米工藝的廣泛應(yīng)用，集成電路特征尺寸急劇減小，于此同時(shí)，工作電壓持續(xù)降低，工作頻率急劇升高，這一切都使得集成電路對于空間中的中子和封裝材料中的α粒子，對電路的轟擊異常敏感。顯著提高的集成密度和工作頻率，也使得電路的功耗不斷攀升。因此，對具有容軟錯(cuò)誤、低功耗等特性的電路設(shè)計(jì)方案的需求也越來越迫切。本文以有限狀態(tài)機(jī)的容軟錯(cuò)誤設(shè)計(jì)和低功耗設(shè)計(jì)為研究中心，以狀態(tài)出現(xiàn)的時(shí)間概率為切入點(diǎn)，在容錯(cuò)和低功耗方面所做的主要工作如下：
　　

2、 (1)在容軟錯(cuò)誤設(shè)計(jì)方案方面，以狀態(tài)機(jī)的狀態(tài)出現(xiàn)時(shí)間概率(下文簡稱為狀態(tài)概率)為切入點(diǎn)，引入了Markov預(yù)測的相關(guān)知識，并將有限狀態(tài)機(jī)的狀態(tài)與Markov鏈的狀態(tài)進(jìn)行了映射，從而能夠進(jìn)一步將狀態(tài)概率通過Markov鏈模型計(jì)算出來。在計(jì)算出有限狀態(tài)機(jī)狀態(tài)概率的基礎(chǔ)上，根據(jù)狀態(tài)概率的不同，依據(jù)帕累托法則的原理，選擇出高概率狀態(tài)進(jìn)行狀態(tài)備份。此方法，提升了電路對時(shí)序邏輯單事件翻轉(zhuǎn)(SEU)的87.6％的防護(hù)性能，在降低軟錯(cuò)誤率的同時(shí)，也使

3、得電路面積的額外開銷，相對于傳統(tǒng)的三模冗余方案，有了明顯降低。
　　 (2)在低功耗狀態(tài)機(jī)編碼方案方面，以狀態(tài)機(jī)的編碼方案算法為切入點(diǎn)，并進(jìn)行了改進(jìn)。針對傳統(tǒng)遺傳算法對有限狀態(tài)機(jī)編碼收斂速度慢的缺點(diǎn)，提出了結(jié)合統(tǒng)計(jì)學(xué)習(xí)思想的分布估計(jì)編碼算法，并建立了適應(yīng)度概率模型和學(xué)習(xí)概率模型。本方案不僅考慮了對功耗的優(yōu)化，同時(shí)也考慮面積的優(yōu)化和編碼的時(shí)間優(yōu)化。經(jīng)過對MCNC'91電路中13個(gè)標(biāo)準(zhǔn)電路的實(shí)驗(yàn)，結(jié)果表明，與現(xiàn)有的遺傳算法相比較，平