DPRS中基于配置頁(yè)的重構(gòu)資源管理方法的研究.pdf

1、動(dòng)態(tài)部分可重構(gòu)(DynamicPartialReconfiguration，DPR)計(jì)算模式受到研究人員越來(lái)越多的關(guān)注；它以特有的體系結(jié)構(gòu)，在處理算法時(shí)既能夠像軟件一樣具有良好的可擴(kuò)展性和靈活性，又能夠像硬布線(xiàn)電路一樣高效。該計(jì)算模式能夠?yàn)閷?duì)速度和靈活性都有較高要求的應(yīng)用場(chǎng)合提供良好的支持。 FPGA作為動(dòng)態(tài)部分可重構(gòu)系統(tǒng)(DPRSystems，DPRS)的主流硬件平臺(tái)在動(dòng)態(tài)部分可重構(gòu)系統(tǒng)中發(fā)揮著越來(lái)越重要的作用；基于FPGA的

2、動(dòng)態(tài)部分可重構(gòu)系統(tǒng)在運(yùn)行時(shí)會(huì)發(fā)生部分重構(gòu)行為，導(dǎo)致需要對(duì)FPGA的部分配置信息重組；也就是發(fā)生邏輯模塊的替換。當(dāng)新的邏輯模塊進(jìn)入系統(tǒng)時(shí)，需要為之分配FPGA硬件資源，根據(jù)系統(tǒng)的體系結(jié)構(gòu)為之確定布局位置。因?yàn)楝F(xiàn)有的大部分支持可重構(gòu)的FPGA芯片的配置時(shí)延還比較大，因此，把這一過(guò)程耗費(fèi)的時(shí)間盡量的減少能夠?qū)ο到y(tǒng)整體性能提升有重要影響。為此而采取的措施有模塊映射序列的優(yōu)化，預(yù)取技術(shù)，簡(jiǎn)化布局結(jié)構(gòu)等等。但是任何一種方法都離不開(kāi)高效的FPGA硬件

3、資源管理。資源的管理和模塊的布局算法有密切關(guān)系；常見(jiàn)的布局有1D、2D和3D布局算法。其中1D布局更加符合主流FPGA芯片的配置結(jié)構(gòu)，從而配置過(guò)程的時(shí)間代價(jià)較?。坏请S之帶來(lái)的問(wèn)題是FPGA芯片資源利用率不高。這種缺陷在粗粒度重構(gòu)情況下并不明顯；因此在1D布局下設(shè)計(jì)高效的資源管理單元對(duì)提升基于FPGA的粗粒度動(dòng)態(tài)部分可重構(gòu)系統(tǒng)有一定意義。 本文在分析動(dòng)態(tài)部分可重構(gòu)系統(tǒng)中常用布局模型的基礎(chǔ)上，提出基于FPGA芯片1D布局下基于固定