高k柵介質(zhì)Si-Ge MOSFET遷移率模型及制備工藝研究.pdf

1、在過去的幾十年中，用于低功耗、高性能CMOS場效應(yīng)晶體管柵介質(zhì)SiO2的厚度持續(xù)減小，目前，對于納米級CMOS器件已減小到只有幾個原子層的極限厚度，使柵極漏電和靜態(tài)功耗急劇增加。為此，高k 柵介質(zhì)材料取代SiO2 成為必然趨勢。研究較多的高k 介質(zhì)主要是Hf基和Zr基材料。當(dāng)高k 材料用作柵介質(zhì)時，新的問題如費米能級釘扎效應(yīng)和軟聲子導(dǎo)致遷移率的退化等出現(xiàn)。前者已通過采用金屬柵替代多晶硅柵的方法而得到解決，而后者是高k 介質(zhì)材料所固有的。

2、為此，在采用高k 柵介質(zhì)的同時，選用高遷移率溝道材料，如應(yīng)變Si、SiGe 及Ge 是有效的解決途徑。但是，高k 介質(zhì)直接與Ge 接觸，界面質(zhì)量很差，往往需要一介電常數(shù)高、性能穩(wěn)定的表面鈍化層，這樣就形成了疊層高k 柵介質(zhì)結(jié)構(gòu)。針對以上問題，本文從理論和實驗兩方面開展研究工作，具體內(nèi)容分為三部分：1）應(yīng)變SiGe遷移率模型和疊層高k 柵介質(zhì)Si/Ge MOSFET 遷移率退化模型研究；2）AlON（TaON）界面層及其HfTa基氧化物（

3、氮氧化物）疊層高k 柵介質(zhì)Ge MOS器件制備工藝和電特性研究；3）HfO2/TaON（HfON）疊層?xùn)沤橘|(zhì)Ge MOSFET制備工藝及電性能研究。 首先，本文在考慮應(yīng)變對SiGe合金能帶結(jié)構(gòu)參數(shù)影響的基礎(chǔ)上，提出了一個半經(jīng)驗的應(yīng)變Si1-xGex/Si pMOSFET 反型溝道空穴遷移率模型。在該模型中，給出了遷移率隨應(yīng)變的變化，并且考慮了界面陷阱電荷對載流子的庫侖散射作用。利用該模型對室溫下空穴遷移率隨應(yīng)變的變化及影響空穴遷

4、移率的因素進(jìn)行了分析討論。接著，本文提出了一個導(dǎo)致疊層高k 柵介質(zhì)MOSFET 遷移率退化的新機(jī)制－遠(yuǎn)程界面粗糙散射的物理模型，研究了界面粗糙散射對Si/Ge p-MOSFETs 遷移率退化的影響，對固定電荷遠(yuǎn)程庫侖散射的作用也進(jìn)行了討論。利用該模型，模擬了疊層高k 柵介質(zhì)中界面層厚度、電容率及界面粗糙度對遷移率的影響。在保證小的柵介質(zhì)等效厚度的條件下，平整的界面、具有中等電容率（k=15 ～ 25）的高k 柵介質(zhì)有利于遷移率的提高。

5、 實驗方面，首先以HfTaO 介質(zhì)為例，研究了在有氧和無氧環(huán)境中制備Ge MOS 電容的電特性，確定出合適的退火氣氛——濕退火氣氛；接著比較了不同溫度條件下退火對性能的影響，確定出合適的退火溫度（500 o C）。最后采用TaON和AlON 作為界面層制備了MOS 電容，比較研究了有界面和無界面層樣品的電特性和微觀結(jié)構(gòu)，并分別研究了這兩種不同界面層對Ge MOS 電容性能的改善。通過比較發(fā)現(xiàn)，采用AlON或TaON 界面鈍化層的樣

6、品表現(xiàn)出好的界面特性、低的柵極漏電流；而且由于界面鈍化層有效抑制了低k GeOx的生成，從而獲得了高的等效k 值（小的電容等效厚度）和高的器件可靠性。其中氮氧化物樣品由于N的結(jié)合而表現(xiàn)出最高的應(yīng)力可靠性。 在上述實驗研究基礎(chǔ)上，采用TaON和HfON 作為界面層，利用自對準(zhǔn)及l(fā)ift-off工藝制備了HfO2 疊層?xùn)沤橘|(zhì)Ge pMOSFET 。電性能及微觀分析表明，在HfO2和Ge襯底之間插入一層TaON 或HfON 可以有效鈍