可重配置的時鐘精確嵌入式處理器仿真平臺的研究.pdf

1、在過去的幾十年內(nèi)，指令集仿真器成為了嵌入式處理器設(shè)計過程中必不可少的一部分。它在已有的計算機系統(tǒng)上為開發(fā)中的處理器構(gòu)造一個模擬平臺，驗證處理器的正確性和有效性，支持目標(biāo)程序的運行和調(diào)試。硬件設(shè)計者用仿真器來評估目標(biāo)處理器的性能，修改體系結(jié)構(gòu)中的瓶頸。系統(tǒng)開發(fā)者用仿真器來開發(fā)編譯器和操作系統(tǒng)，開發(fā)和測試他們的應(yīng)用程序，實現(xiàn)軟硬件協(xié)同開發(fā)本文研究了軟件仿真器的設(shè)計方法和軟硬件協(xié)同仿真的實現(xiàn)方法，針對自主研發(fā)的嵌入式處理器CK510，用C/C

2、++開發(fā)了一套可配置的時鐘精確的軟件仿真平臺，這個平臺里包括時鐘精確的軟件仿真器，AMBAAHB總線功能模型，以及實現(xiàn)協(xié)同仿真的PLI接口。仿真器采用的是基于解釋的仿真策略，執(zhí)行驅(qū)動的實現(xiàn)方式，完整的建模了CPU的流水線結(jié)構(gòu)、中斷處理器機制。 本文所設(shè)計的軟件仿真平臺最大的特點在于有很強的可配置性，不僅軟件仿真器的模型可以配置，而且仿真的環(huán)境也可以根據(jù)需要配置。仿真平臺可以運行在C++的模型下，根據(jù)仿真的目的選擇是否需要總線功能