數(shù)字預(yù)失真系統(tǒng)中的延時(shí)估計(jì)算法研究.pdf

1、提高功放線性度最簡(jiǎn)單的方法就是通過(guò)削減輸出功率來(lái)使功放工作在線性區(qū)（即回退技術(shù)）；該方法雖然簡(jiǎn)單有效，但卻嚴(yán)重降低了功放的效率。相比回退、前饋和負(fù)反饋等技術(shù)而言，基于記憶多項(xiàng)式的數(shù)字預(yù)失真技術(shù)因具有適應(yīng)性強(qiáng)、成本低、頻帶寬和動(dòng)態(tài)范圍廣等優(yōu)點(diǎn)，現(xiàn)已成為解決功放線性化問(wèn)題最有效的方法之一。由于延時(shí)估計(jì)偏差通常會(huì)嚴(yán)重影響數(shù)字預(yù)失真系統(tǒng)的預(yù)失真效果，所以必須精確計(jì)算輸入信號(hào)與反饋信號(hào)兩者之間的延時(shí)，從而確保預(yù)失真算法收斂。
　　本文在闡述

2、理論部分時(shí)，結(jié)合實(shí)驗(yàn)結(jié)果對(duì)其進(jìn)行講解；首先對(duì)功放的非線性特征進(jìn)行了詳細(xì)介紹，接著分析討論了功放非線性對(duì)信號(hào)星座圖的影響及其對(duì)信號(hào)功率頻譜的影響，并推導(dǎo)證明了功放模型與預(yù)失真器模型之間的關(guān)系，然后具體分析論述了信號(hào)峰值功率和平均功率對(duì)功放模型的影響，以及預(yù)失真器對(duì)輸入信號(hào)峰均比的影響。
　　本文的預(yù)失真參數(shù)提取算法采用QRD-LS算法，且利用Givens變換法進(jìn)行QR分解，并提供了部分Maltab源代碼以供參考；同時(shí)，本文在別人的基

3、礎(chǔ)上，提出了一種改進(jìn)的延時(shí)估計(jì)算法，該算法基于互相關(guān)函數(shù)法，通過(guò)加入最大值查詢算法，并結(jié)合數(shù)字差分器的使用，不僅大大減少了計(jì)算量，而且進(jìn)一步提高了延時(shí)估計(jì)的準(zhǔn)確性。先通過(guò)Matlab對(duì)該算法進(jìn)行仿真驗(yàn)證，然后將Matlab語(yǔ)言轉(zhuǎn)化為Verilog語(yǔ)言在FPGA開(kāi)發(fā)工具ISE中設(shè)計(jì)實(shí)現(xiàn)，最后用Modelsim成功驗(yàn)證了該算法；同時(shí)本文也提供了延時(shí)估計(jì)算法的Matlab源代碼以及算法在FPGA實(shí)現(xiàn)時(shí)的設(shè)計(jì)思路和方法。
　　本文詳細(xì)介紹

4、了基帶數(shù)字預(yù)失真系統(tǒng)的組建和工作原理以及三大硬件模塊：FPGA開(kāi)發(fā)板模塊、Doherty功放模塊和模擬上、下變頻模塊；并詳細(xì)論述了數(shù)字預(yù)失真技術(shù)中包括：LTE信號(hào)的產(chǎn)生，數(shù)字上、下變頻技術(shù)和信號(hào)的采集、存儲(chǔ)、讀取技術(shù)等關(guān)鍵技術(shù)的設(shè)計(jì)過(guò)程，并指出了其中的設(shè)計(jì)關(guān)鍵；最后將驗(yàn)證成功過(guò)后的延時(shí)估計(jì)算法加入到數(shù)字預(yù)失真系統(tǒng)中進(jìn)行聯(lián)調(diào)。測(cè)試結(jié)果表明：對(duì)于帶寬為5MHz的 LTE信號(hào)而言，加入數(shù)字預(yù)失真（DPD）后，功放上、下通道輸出信號(hào)的ACPR要