16比特1MHz信號(hào)帶寬Sigma-Delta調(diào)制器的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、現(xiàn)代CMOS工藝的發(fā)展，使電子系統(tǒng)的功能越來(lái)越復(fù)雜，性能越來(lái)越高，相應(yīng)地對(duì)模擬信號(hào)與數(shù)字信號(hào)的接口A/D、D/A轉(zhuǎn)換器的要求也不斷提高。基于過(guò)采樣的Sigma-Delta模數(shù)轉(zhuǎn)換器以犧牲速度換取精度，因此長(zhǎng)久以來(lái)Sigma-Delta模數(shù)轉(zhuǎn)換器一直是低速高精度的。但這種局面已經(jīng)改變，一方面由于現(xiàn)代CMOS工藝的進(jìn)步使系統(tǒng)工作時(shí)鐘頻率不斷提高，另一方面受到現(xiàn)代通信系統(tǒng)巨大需求的刺激，現(xiàn)在Sigrna-Delta模數(shù)轉(zhuǎn)換器早已突破了1MHz

2、的帶寬限制，并持續(xù)往高速應(yīng)用領(lǐng)域發(fā)展。 本文設(shè)計(jì)和實(shí)現(xiàn)了一個(gè)16比特1MHz信號(hào)帶寬的Sigma-Delta調(diào)制器，它應(yīng)用于自適應(yīng)校準(zhǔn)流水線模數(shù)器中，為高速低精度的流水線模數(shù)轉(zhuǎn)換器提供一個(gè)基準(zhǔn)的參考值來(lái)校準(zhǔn)流水線模數(shù)轉(zhuǎn)換器的誤差。由于本Sigma-Delta調(diào)制器的信號(hào)帶寬較大，其亦可以應(yīng)用于高速高精度通信領(lǐng)域，如3G無(wú)線通信或者xDSL有線通信的接受端。 為了減少設(shè)計(jì)的復(fù)雜度，調(diào)制器采用全差分開(kāi)關(guān)電容電路實(shí)現(xiàn)。為了實(shí)現(xiàn)

3、16比特的精度和1MHz的帶寬，選取工作時(shí)鐘頻率為128MHz，第一級(jí)積分器采樣電容6pF，過(guò)采樣率為64，調(diào)制器結(jié)構(gòu)為單環(huán)5階單比特量化。在系統(tǒng)設(shè)計(jì)方面，選用前饋結(jié)構(gòu)，它有助于實(shí)現(xiàn)調(diào)制器的穩(wěn)定和降低第一級(jí)積分器的線性設(shè)計(jì)要求；同時(shí)通過(guò)系數(shù)調(diào)整把第一級(jí)積分器的擺幅降下來(lái)，有利于低電壓運(yùn)放的設(shè)計(jì)。在電路設(shè)計(jì)方面，大的負(fù)載電容、高的時(shí)鐘頻率和高的線性度要求是電路設(shè)計(jì)的難點(diǎn)。為了達(dá)到高的線性度，采樣開(kāi)關(guān)使用柵壓自舉開(kāi)關(guān)實(shí)現(xiàn)，并且使用增益自舉來(lái)

4、提高運(yùn)放的線性度。為了盡量節(jié)省功耗，第一級(jí)運(yùn)放使用Telescopic結(jié)構(gòu)來(lái)實(shí)現(xiàn)，同時(shí)它具有良好的單極點(diǎn)特性，可以獲得較高的單位增益帶寬。 調(diào)制器采用中芯國(guó)際(SMIC)0.18um單層多晶、6層金屬的CMOS混合工藝上實(shí)現(xiàn)，核心面積(不包括PAD)為0.8×0.8mm<'2>；在1.8V的電源電壓下，實(shí)測(cè)最大信噪比為90dB。其核心電路消耗了41.22mW的功耗。 此外，本文還總結(jié)出基于濾波器綜合的高階Sigma-De

5、lta調(diào)制器的系統(tǒng)設(shè)計(jì)流程。第四章對(duì)電路的非理想因素進(jìn)行了詳細(xì)的分析，提出系數(shù)誤差和電路噪聲的區(qū)別，把運(yùn)放的非理想建立誤差歸結(jié)為傳遞函數(shù)誤差而不是電路噪聲，并給出模型來(lái)評(píng)估所需要的增益和帶寬。指出Sigrna-Delta調(diào)制器中非線性會(huì)帶來(lái)較嚴(yán)重的性能下降，并指出三個(gè)重要的非線性來(lái)源：采樣過(guò)程的非線性、運(yùn)放增益變化引起的非線性，有限Slew Rate帶來(lái)的非線性。分析采用理論分析和模型仿真相結(jié)合的方法，既指出它們的來(lái)源和影響，同時(shí)把它們