基于FPGA的運動插補控制芯片的研究與設(shè)計.pdf

1、運動插補控制技術(shù)作為數(shù)控技術(shù)的重要組成部分，現(xiàn)已得廣泛的應(yīng)用。目前市面上有不少功能強大的專用運動插補控制芯片，但這類芯片大都存在功能上無法自由定制，難以升級和重構(gòu)的問題。
　　 本文針對當(dāng)前專用運動插補控制芯片普遍存在的缺點，采用硬件邏輯知識產(chǎn)權(quán)(IP)核復(fù)用技術(shù)，即可編程片上系統(tǒng)(SOPC)方案。設(shè)計了一款基于現(xiàn)場的可編程門陣列(FPGA)的4軸運動插補控制芯片，該芯片能夠完成任意2-3軸直線插補和2軸圓弧插補，并可實現(xiàn)功能上

2、的靈活定制。圍繞本運動插補控制芯片所要實現(xiàn)的插補控制功能，本文主要做了以下幾個方面工作：
　　 首先，對運動插補控制原理做了深入研究，比較了數(shù)控技術(shù)中成熟且常用的基準(zhǔn)脈沖和數(shù)據(jù)采樣兩種插補算法，并結(jié)合項目實際需要，以插補硬件邏輯IP核的設(shè)計為中心制定了總體方案。
　　 其次，引入了硬件邏輯IP核復(fù)用的思想，為輕松實現(xiàn)單軸運動和多軸聯(lián)動插補運動提供了可能。在具體設(shè)計過程中，插補硬件邏輯IP核的各個功能均采用數(shù)字化硬件描述語

3、言Verilog HDL進行模塊化設(shè)計，包括Avalon寄存器模塊、插補軌跡模塊(速度控制、脈沖發(fā)生控制)、編碼器反饋模塊以及幾個特殊功能計數(shù)器模塊等；同時完成了插補硬件邏輯IP核必要的固件驅(qū)動設(shè)計，主要內(nèi)容涉及粗插補算法和插補前的速度預(yù)處理過程。另外，整個設(shè)計所需的外圍硬件電路十分簡單，主要包含存儲電路和通訊電路。
　　 最后，通過對運動插補控制芯片主要功能進行波形模擬和上位機聯(lián)調(diào)得出的波形以及數(shù)據(jù)表明，插補硬件IP核邏輯設(shè)計