一個大容量片上系統(tǒng)集成電路的研究、設(shè)計和實現(xiàn).pdf

1、本文研究了大容量存儲(Mass-Storage)控制片上系統(tǒng)(SOC)芯片的基本原理、功能、結(jié)構(gòu)及設(shè)計技術(shù)，取得了如下新的研究成果： 1．基于硬件和軟件協(xié)同仿真平臺的片上系統(tǒng)全新的設(shè)計方法，創(chuàng)建了本文所研究的大容量存儲控制片上系統(tǒng)芯片的硬件和軟件協(xié)同仿真平臺。完成了包括安全數(shù)碼(SD)測試向量生成模塊、串行電可擦除可編程只讀存儲器(EEPROM)和閃速存儲器(FLASH)在內(nèi)的多個仿真模型的具體實現(xiàn)。本平臺具有軟硬件可并行協(xié)同設(shè)

2、計、仿真及驗證等優(yōu)點，使本文片上系統(tǒng)芯片的整體功能最優(yōu)化并加快了開發(fā)進(jìn)度。 2．研究并設(shè)計成功一種先進(jìn)的可下載固件(Firmware)架構(gòu)的高速精簡指令系統(tǒng)計算機(RISC)CPU知識產(chǎn)權(quán)(Intellectual Property，簡稱IP)核，本CPU核是傳統(tǒng)的單片機PIC微控制器處理速度的4倍，并且可以實現(xiàn)固件的升級和更新。具有完整的知識產(chǎn)權(quán)。 3．完成了適合于大容量存儲產(chǎn)品的糾錯算法(Reed-Solomon算法

3、和BCH算法)的研究，并且完成了硬件代價小、處理速度快的電路實現(xiàn)，研究的算法已經(jīng)申請發(fā)明專利。 4．實現(xiàn)了符合SD協(xié)議標(biāo)準(zhǔn)的接口知識產(chǎn)權(quán)(Intellectual Property，簡稱IP)模塊的設(shè)計。采用分層設(shè)計方法，將整個SD接口劃分為物理層和數(shù)據(jù)鏈路層分別實現(xiàn)，功能清晰，擴展容易。 5．研究并實現(xiàn)了閃速存儲器的直接存儲訪問(DMA)控制技術(shù)，極大地提高了數(shù)據(jù)存取速度。 6．完成了大容量存儲控制芯片中固件的

4、關(guān)鍵技術(shù)的研究，如啟動(boot)只讀存儲器(ROM)的編寫和固件的仿真技術(shù)。 7．完成了芯片實際制造用的測試向量生成，測試向量符合Faraday公司的規(guī)范，并為芯片實際測試數(shù)據(jù)所驗證。 8．本文的片上系統(tǒng)芯片是一個包含29萬門的大規(guī)模單片集成系統(tǒng)，采用0.25微米國際標(biāo)準(zhǔn)CMOS生產(chǎn)工藝完成了芯片的實際制造。全面實測參數(shù)的數(shù)據(jù)表明：本片上系統(tǒng)芯片性能十分優(yōu)良，達(dá)到當(dāng)前國際同類產(chǎn)品的先進(jìn)水平，并且在軟件、算法、硬件代價、