現(xiàn)代頻譜分析儀中關(guān)鍵信號(hào)處理算法的研究及其FPGA實(shí)現(xiàn).pdf

1、隨著微電子技術(shù)、信號(hào)處理技術(shù)和計(jì)算機(jī)技術(shù)的迅速發(fā)展,對(duì)信號(hào)在頻域進(jìn)行測(cè)量和分析的要求也越來(lái)越高,傳統(tǒng)的頻譜分析儀已經(jīng)顯現(xiàn)出一系列的缺點(diǎn)。因此,高分辨率、寬頻帶、實(shí)時(shí)的現(xiàn)代頻譜分析儀成為目前人們研究的重點(diǎn)和前沿課題。本文圍繞基于FPGA的頻譜分析系統(tǒng)的研制,開(kāi)展了以下幾個(gè)方面的研究和設(shè)計(jì)工作:
　　1.重點(diǎn)研究了現(xiàn)代頻譜儀中最關(guān)鍵的數(shù)字下變頻電路,對(duì)本系統(tǒng)采用的數(shù)字下變頻(DDC)方案進(jìn)行了確定,討論了DDC中混頻電路和抽取濾波器的

2、FPGA實(shí)現(xiàn)方法。對(duì)于數(shù)字混頻電路,采用NCO數(shù)控振蕩器產(chǎn)生雙路正交本振信號(hào)。研究了基于查找表法的NCO電路實(shí)現(xiàn)結(jié)構(gòu),針對(duì)NCO輸出信號(hào)雜散較大的缺點(diǎn),通過(guò)在FPGA實(shí)現(xiàn)時(shí)加入抖動(dòng)技術(shù),使信號(hào)的雜散諧波改善了8個(gè)dB。在抽取濾波模塊,結(jié)合FPGA芯片并行流水分布的特點(diǎn),給出了多級(jí)抽取濾波的實(shí)現(xiàn)方案。同時(shí),詳細(xì)探討了積分梳狀濾波器(CIC)和多相濾波器的FPGA實(shí)現(xiàn)結(jié)構(gòu),設(shè)計(jì)了一款抽取因子可調(diào)的多級(jí)CIC濾波器,其阻帶衰減可以達(dá)到-70d

3、B。并且結(jié)合 FIR濾波器完全并行的乘累加結(jié)構(gòu)和傳統(tǒng)多相濾波器的開(kāi)關(guān)結(jié)構(gòu),改進(jìn)了多相濾波器的硬件實(shí)現(xiàn)方法,使設(shè)計(jì)的多相濾波器在抽取倍數(shù)很大時(shí),仍消耗較少的硬件資源,且處理速度較快,尤其適宜于中頻信號(hào)向基帶信號(hào)變頻的濾波處理。
　　2.采用改進(jìn)的基-2蝶形運(yùn)算單元,設(shè)計(jì)并用FPGA實(shí)現(xiàn)了1024點(diǎn)高速FFT處理器。處理器采用10級(jí)流水線結(jié)構(gòu),每級(jí)將乘法器的旋轉(zhuǎn)因子輸入端固定為常數(shù),以進(jìn)一步提高處理器的速度,而中間結(jié)果則以雙端口RAM

4、存儲(chǔ)。該處理器的時(shí)鐘頻率可以穩(wěn)定運(yùn)行于100MHz,在進(jìn)入不間斷流水后,完成一次FFT運(yùn)算的時(shí)間小于63μs,計(jì)算誤差小于1％,滿足實(shí)時(shí)譜分析的要求。
　　3.采用上述的DDC電路和高速FFT處理器,設(shè)計(jì)了一款基于FPGA的頻譜分析系統(tǒng),并闡述了系統(tǒng)中的信號(hào)采集、存儲(chǔ)和顯示技術(shù),完成了RAM、異步FIFO、SRAM控制器和VGA顯示控制器等電路的設(shè)計(jì)。
　　4.對(duì)頻譜分析系統(tǒng)的各模塊電路和系統(tǒng)總體進(jìn)行了硬件測(cè)試,測(cè)試指標(biāo)驗(yàn)證