白光LED驅(qū)動芯片的版圖設(shè)計及電路驗證.pdf

1、隨著芯片的集成度和規(guī)模的不斷提高，在各級設(shè)計驗證所需的工作量越來越大。同時芯片加工工藝的不斷進步也對物理驗證提出了更高的挑戰(zhàn)，工藝越先進，線寬越小，連線電阻越大，連線間距的減小，又增加了線之間的寄生電容，通孔的電阻、電容，浮空節(jié)點的寄生電容都會影響到電路的性能，寄生參數(shù)能夠被準確提取變得越來越重要，同時對EDA工具也提出了更加苛刻的要求。對于驗證工具來說，如何驗證整個芯片數(shù)據(jù)文件是一個必須解決的問題，這使得DRC(設(shè)計規(guī)則檢查)，LVS

2、(版圖與原理圖一致性檢查)和PEX(寄生參數(shù)提取)變得越來越復(fù)雜和重要，它有著至關(guān)重要的作用，以消除錯誤，降低設(shè)計成本，減少設(shè)計失敗的風(fēng)險。驗證過程是一個反饋機制，它幫助設(shè)計工程師驗證版圖，弄清問題和缺陷，能否方便地調(diào)試或校正問題、工具的容量以及運行時間是這些工具的關(guān)鍵所在。Mentor Graphics所提供的版圖物理驗證Calibre則可以很好的解決以上這些問題，其良好的檢查能力及性能，使用方式靈活快捷，結(jié)果瀏覽一目了然，使它逐漸成

3、為深亞微米物理驗證的工業(yè)標準。
　　本論文結(jié)合工程設(shè)計實例，對一個6路LED驅(qū)動芯片使用CSMC0.5um DPTM CMOS工藝進行物理實現(xiàn)，首先對版圖進行了布局布線，確定各功能模塊的位置，確定模塊間的連接關(guān)系，模塊之間的信號能夠合理的流動，為布線規(guī)劃好它們的位置。然后使用了Calibre驗證工具完成了整個版圖的后端驗證，在完成DRC和LVS驗證之后，使用Calibre的PEX寄生參數(shù)提取工具提取器件、連線中的寄生電阻和電容參數(shù)