AES算法在CBTC中應(yīng)用的研究.pdf

1、基于通信的列車(chē)運(yùn)行控制系統(tǒng)(CBTC)通過(guò)車(chē)地雙向數(shù)據(jù)通信方式對(duì)列車(chē)進(jìn)行控制和監(jiān)督，根據(jù)EN50159標(biāo)準(zhǔn)，實(shí)現(xiàn)其車(chē)地雙向信息傳輸?shù)臄?shù)據(jù)通信系統(tǒng)(DCS)屬于開(kāi)放式傳輸系統(tǒng)，開(kāi)放式傳輸系統(tǒng)必須采取措施以保證信息傳輸?shù)陌踩?Security)。 高級(jí)加密標(biāo)準(zhǔn)(AES)算法是未來(lái)20-30年內(nèi)取代DES以保護(hù)信息安全的新型數(shù)據(jù)加密標(biāo)準(zhǔn)。AES算法支持128bit分組長(zhǎng)度，128bit、192bit及256bit可變密鑰長(zhǎng)度；設(shè)計(jì)簡(jiǎn)

2、單；密鑰安裝快；需要的內(nèi)存空間少；在所有平臺(tái)上運(yùn)行良好；支持并行處理；尤為重要的一點(diǎn)是它能有效抵抗目前已知的所有攻擊。 本文提出了采用FPGA實(shí)現(xiàn)AES加密算法，以確保CBTC系統(tǒng)中信息的安全性和傳輸?shù)膶?shí)時(shí)性。 本文在分析了AES算法原理的基礎(chǔ)上，詳細(xì)論述了輪變換及密鑰擴(kuò)展算法的編制原理，分別提出了串行和并行兩種利用FPGA硬件來(lái)實(shí)現(xiàn)AES算法的方案；用硬件描述語(yǔ)言(VHDL)描述了該算法的整體結(jié)構(gòu)和算法流程：并基于Al