基于FPGA的高速板間接口邏輯實(shí)現(xiàn).pdf

1、多波束測(cè)深系統(tǒng)是對(duì)海底的地形地貌能夠進(jìn)行高效探測(cè)的一種設(shè)備，隨著時(shí)間的推進(jìn)，多波束測(cè)深聲納的產(chǎn)品也隨著時(shí)間的推進(jìn)不斷地更新?lián)Q代，現(xiàn)已普遍應(yīng)用于海洋工程的測(cè)量、海底資源的勘探與海洋環(huán)境的調(diào)查以及海底目標(biāo)探測(cè)等各個(gè)領(lǐng)域，目前已經(jīng)成為了海洋勘探不能缺少的必備探測(cè)儀器之一，然而在多波束測(cè)深設(shè)備在獲得優(yōu)異的性能的同時(shí)，也帶來了大量的實(shí)時(shí)數(shù)據(jù)需要及時(shí)地傳輸與處理，這對(duì)系統(tǒng)中數(shù)據(jù)的傳輸性能提出了很高的要求。本論文主要著眼于解決在多波束探測(cè)系統(tǒng)中的高速

2、數(shù)據(jù)傳輸問題，以滿足大量數(shù)據(jù)的高速傳輸。由于傳統(tǒng)總線的傳輸速度存在瓶頸，采用高速的數(shù)據(jù)傳輸協(xié)議勢(shì)在必行。
　　本文首先對(duì)各種高速傳輸總線進(jìn)行了相關(guān)研究。最終本文提出了采用RapidIO高速傳輸協(xié)議來解決多波束測(cè)深系統(tǒng)中高速數(shù)據(jù)傳輸?shù)膯栴}，構(gòu)建了一套基于RapidIO協(xié)議的高速數(shù)據(jù)傳輸系統(tǒng)，該系統(tǒng)由Cyclone IV的FPGA處理平臺(tái)和基于Tsi578的RapidIO網(wǎng)絡(luò)交換平臺(tái)組成。接著文章對(duì)RapidIO系統(tǒng)的網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)、R

3、apidIO協(xié)議分層結(jié)構(gòu)、各層的組成以及作用以及邏輯層的I/O操作規(guī)范的幾種基本操作和格式都進(jìn)行了詳細(xì)的描述。然后對(duì)本設(shè)計(jì)中所提出的方案進(jìn)行論述，包括對(duì)Altera的SRIO IPcore進(jìn)行闡述，以及本設(shè)計(jì)中所用到的Cyclone IV的高速收發(fā)器進(jìn)行研究。
　　其次，文章對(duì)整個(gè)高速數(shù)據(jù)傳輸系統(tǒng)的硬件設(shè)計(jì)方案進(jìn)行了論證，然后對(duì)硬件電路的各個(gè)模塊的設(shè)計(jì)進(jìn)行闡述，包括電源模塊、時(shí)鐘模塊、接口模塊以及配置模塊。由于本論文涉及的電路為高

4、速電路，針對(duì)高速電路的設(shè)計(jì)，對(duì)電路的布局布線策略、差分走線、疊層設(shè)計(jì)以及阻抗匹配做了相應(yīng)的分析、論證與仿真。
　　接著文章提出了RapidIO在SOPC平臺(tái)中的硬件體系以及軟件上的實(shí)現(xiàn)，對(duì)RapidIO應(yīng)用系統(tǒng)進(jìn)行仿真，得出仿真結(jié)果；最后，在完成高速數(shù)據(jù)傳輸系統(tǒng)的電路設(shè)計(jì)的基礎(chǔ)上，對(duì)傳輸系統(tǒng)的進(jìn)行了調(diào)試。本文在Quartus II軟件環(huán)境下，使用Verilog HDL語(yǔ)言和IP核模塊設(shè)計(jì)了FPGA對(duì)數(shù)據(jù)傳輸?shù)目刂七壿嫞瑢?duì)網(wǎng)絡(luò)傳輸進(jìn)