基于FPGA的可重構混沌加密儀的設計與實現(xiàn).pdf

1、當今，隨著信息技術的發(fā)展，信息處理的規(guī)模已經遠遠超過了人們的預期。信息以幾何級數(shù)增長的趨勢，使得急需保護的重要數(shù)據(jù)也相應增加。這就給現(xiàn)實世界中的信息處理能力，提出了不可避免的挑戰(zhàn)。傳統(tǒng)的單處理器、不可演化的信息加密模式，已經不能滿足現(xiàn)在的海量數(shù)據(jù)處理需要，因此并行化、可重構的信息加密方法成為解決這類問題的一種可選方案。 本文提出了一種應用于嵌入式領域的數(shù)據(jù)加密儀的設計與實現(xiàn)方案。該方案融合了基于FPGA的可重構技術、混沌加密技術

2、和應用于大規(guī)模集群系統(tǒng)中的Map/Reduce技術，設計并實現(xiàn)了可重構的混沌加密儀。該方案不僅很好的滿足了當前用戶的需求，并且為今后數(shù)據(jù)加密方法的演進鋪平了道路，并為今后相似的項目提供了一個很好的開發(fā)平臺和設計思想。文章首先分析了用戶的實際需求，在此基礎上結合當前混沌加密技術和并行計算技術的最新發(fā)展現(xiàn)狀，提出了一種基于FPGA處理器的可重構加密儀設計方案。然后根據(jù)所提出的方案，對該項目進行了整體的設計和各個功能子模塊的實現(xiàn)。接下來，在完